FPGAの部屋

いままでは、Veritakをあまり気にしないで使ってきたが、いろいろと便利な機能があるようなので、使ってみた。そのことを備忘録として書いておくことにした。
今のところ、グラフィック・コントローラ・テスト回路は、DDR2 SDRAMコントローラのアドレスFIFOがOVERFLOWになり、FIFOのアサーションでシミュレーションがストップされているがその原因を探ることにした。
下のシミュレーション波形でddr2_addr_fifo_fullが1になったときに、ddr2_addr_fifo_weが1になるのがおかしい。つまりFIFOがFULLになったときに書き込んでいる。これをトラブルシュートする。


その前に、私の環境はVeritak-Basic 3.75A で、エディタのNotepad++ v5.6.6にNppVeritakPlugin04をインストールして使用している。Notepad++の使用とプラグインのインストールはここを参照。
さて、今回はWaveform Viewerの信号名の右クリックメニューのうちの”エディタ　ドライバ記述に飛ぶ”を使いたかった。普通にやるとエラーダイアログが出て使用することが出来ないので、検索したところ、ここに記述があった。
このマニュアルによると、Trace Debug Mode でコンパイルする必要があるそうだ。早速、Verilogプロジェクtメニューからプロジェクト設定を選択して、Project Settingダイアログを出して、Debug Mode をTrace Debug Modeに設定し、もう一度コンパイル、シミュレーションをした。これで、右クリックメニューのうちの”エディタ　ドライバ記述に飛ぶ”を使う準備ができた。


さて、ddr2_addr_fifo_weの右クリックメニューのうちの”エディタ　ドライバ記述に飛ぶ”を選択する。その時にT1カーソルの位置（ピンクの四角の位置）のドライバ記述に飛ぶと言うことなので、T1カーソルをddr2_addr_fifo_fullが1になったときに合わせる。


そうするとNotepad++の該当するドライバ記述に飛ぶ。


その時に、信号にマウスカーソルを合わせるとT1カーソル時の値が表示される。これの表示は信号の階層が深いと画面の右端にフェードアウトしてしまうので、なるべくNotepad++を左に持ってくる。（この辺の回避方法があったら教えてください）


ここで、ddr2_addr_fifo_we <= Bitmap_VGAC_addr_we;の記述があるので、Bitmap_VGAC_addr_weの記述を見たいということになる。Bitmap_VGAC_addr_weを選択して、Npp-Veritak IFダイアログのAdd Waveformボタンをクリックする。


そうするとVeritakのWaveform ViewerにBitmap_VGAC_addr_weが追加されているので、右クリックメニューのうちの”エディタ　ドライバ記述に飛ぶ”を選択する。


そうするとBitmap_VGAC_addr_weのドライバ記述に飛ぶことができる。


こうやって、便利に原因を特定していくことができる。

＃ちなみに、このバグは、ブログを書くために残しておいたので、まだでバック出来ていない。ブログ書きながらなので、デバックが進まないが、後でやり方がわからなくならないように残しておく。

（追記）
バグの原因がわかりました。Bitmap_VGAC_addr_weのドライバ記述のステーマシンのステート値の定義でした。下のように書かれていました。

parameter [1:0] vram_req_we_low= 2'b01,
　　　　　　　　　　　vram_req_we_high= 2'b01; // active

下のように修正したら直りました。

parameter [1:0] vram_req_we_low= 2'b01,
　　　　　　　　　　　vram_req_we_high= 2'b10; // active

今まで、Verilogのステートマシンは論理合成不可の部分にストリングで書いていたが、（”Verilogでのシミュレーションの疑問（解決編）”参照） Veritakでenum選択でステートが表示できると聞いたような気がしたので、やってみることにした。
cs_mainステートマシンを選んで、右クリック。右クリックメニューから”表示の選択”を選び、その下の”enum選択”を選ぶ。


parameter selectionダイアログが出てくる。ここで、使うパラメータをすべて選択してもステートは表示されない。


ステートマシンのパラメータの宣言は下のようになっている。

parameter wait_cmd_fifo_not_empty =4'b0001;
parameter vram_addr_counter_load =4'b0010;
parameter next_char_code_load =4'b0100;
parameter char_generation_state =4'b1000;

Veritakマニュアルの2.4.2 Enum Displayを見るとparameterの書き方が悪いのがわかった。それによると、下のように書く必要があるらしい。

parameter [3:0] wait_cmd_fifo_not_empty = 4'b0001,
                vram_addr_counter_load =  4'b0010,
                next_char_code_load =     4'b0100,
                char_generation_state =   4'b1000;

上のように書き換え、コンパイル、シミュレーションして、cs_mainステートマシンを選んで、右クリック。右クリックメニューから”表示の選択”を選び、その下の”enum選択”を選んで、parameter selectionダイアログを出す。


param0〜param3 まで値が入って、この行を選択してOKボタンをクリックすると、ステート値が表示された。


うまく行ってよかった。上記のように全部のステートマシンを書き換えようと思う。

見てわかるとおりに、グラフィック・コントローラ・テスト回路の動作はまだまだおかしい。まだ、DDR2 SDRAMコントローラのアドレスFIFOがOVERFLOWになり、FIFOのアサーションでシミュレーションがストップされている。Verilogのアサーションだけども、やはりアサーションは便利だ。
これからステートマシンのステート値を定義するparameterを書き換えてデバックする予定だ。