FC2カウンター FPGAの部屋 2017年04月21日

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2017.1 の新機能1(概要)

昨日、Vivado 2017.1 が出た。早速、インストールしてみたのだが、GUI が新しくなっていた。Windows と Linux のルック・アンド・フィールを統一してあるそうだ。
Vivado_2017-1_01_170421.png

Vivado_2017-1_02_170421.png

Vivado Design Suite ユーザー ガイド リリース ノート 、 インス トール およびライセンス UG973 (v2017.1) 2017 年 4 月 5 日”を見るとたくさんの機能が新しくなったようだ。
気になる機能を、”Vivado Design Suite ユーザー ガイド リリース ノート 、 インス トール およびライセンス UG973 (v2017.1) 2017 年 4 月 5 日”から引用する。

・Vivado IP インテグーター
 ・ AXI 設計アシ ス タ ン ス:
  ° AXI Interconnect (古い) または AXI SmartConnect (新しい) か ら選択可能。
  ° 設計アシ ス タ ン スによ る自動化を AXI4-Stream インターフェイス、 CLK、 リ セ ッ ト に拡張。


IPI での自動配線で、AXI Interconnect と AXI SmartConnect を選択可能なのか?やってみたい。
コメントをIPI 上に書けて、HDL ソースにも含められるそうだ。今までもコメントは書けたので、HDL に含められるのが新しい?

シ ミ ュレーション フ ローおよび検証 IP では、検証IP として、AXI Verification IP と Zynq-7000 VIP が導入されたそうだ。
AXI Verification IPは検証だけで、BFMの機能は無いのだろうか? Zynq-7000 VIPも興味深い。
AXI Verification IP に関しては、”サンプル デザインおよびテスト ベンチを IP インテグレーターで提供”とのことなので、すぐにやってみたい。
Vivado Design Suite ユーザー ガイド リリース ノート 、 インス トール およびライセンス UG973 (v2017.1) 2017 年 4 月 5 日”の 8 ページから引用する。

• 検証 IP
 ° AXI Verification IP を導入
  - SystemVerilog ベース、 ラ イセンス不要
  - AXI3、 AXI4、 および AXI4-Lite をサポー ト 。
  - すべてのプ ロ ト コル データ幅およびア ド レ ス幅、 転送タ イプ、 応答をサポー ト
  - AXI プロ ト コル チェ ッ カーを完全にサポー ト
  - 統合 ARM ラ イセンスのプロ ト コル アサーシ ョ ン
  - パス スルー モー ド で合成を イネーブル (ワ イヤに合成)
  - シ ミ ュレーシ ョ ン メ ッ セージを設定可能
  - サンプル デザイ ンおよびテス ト ベンチを IP イ ンテグ レーターで提供
 ° Zynq-7000 VIP を導入 (上記の AXI VIP に基づ く )
  - ラ イセン ス不要、 SystemVerilog ベース
  - PS Configuration ウ ィ ザー ド の出力フ ァ イル と し て提供
  - 既存の Zynq-7000 BFM 用 API と下位互換性あ り


もしかして、AXI Verification IP はライセンス不要と書いてないので、ライセンスが必要なのか?その場合は試してみることができないな。。。 失礼しました。ライセンス不要と書いてありました。

Vivado デバックで、IPI でのデバックでランタイムのAXIトランザクションの表示をサポートするそうだ。波形のトランザクション行を表示するということで、Vivado アナライザでトランザクション行を表示してくれるのだろうか?楽しみだ。
Vivado Design Suite ユーザー ガイド リリース ノート 、 インス トール およびライセンス UG973 (v2017.1) 2017 年 4 月 5 日”の 10 ページから引用する。

Vivado デバッグ
• IP イ ンテグレーターでのシステム デバ ッ グで ラ ン タ イ ムの AXI ト ラ ンザ ク シ ョ ンの表示をサポー ト 。
 ° 波形に ト ラ ンザ ク シ ョ ン行を表示。
 ° IP イ ンテグ レーターか ら ビ ッ ト ス ト リ ーム生成のフ ローを改善。
  - IP イ ンテグ レーターの設計アシ ス タ ン ス を向上。
  - 合成後に [Debug] ウィンドウで System ILA を表示。


皆さん。。。

System Edition および Design Edition でパーシャル リコンフィ ギュ レーシ ョン (PR) ラ イセン ス を追加コ ス ト な しで提供。

だそうです。やった~。。。これで私もパーシャル リコンフィ ギュ レーシ ョン 試せる。Xilinxさん太っ腹。。。
残念ながら、WebPACK では、ライセンス料が値下げされていはいるが、PR のライセンス料が発生するようだ。

IP としてHDMI のIPが追加されて、MIPI IP の 7 シリーズのサポートが追加されたそうです。

その他、数え切れない程の追加があるようです。でも、こんなにアップデートが多いとバグが心配ですね。気を付けて使ったほうがよさそうです。。。

Vivado HLS のアップデートですが、Vivado System Edition 製品としてアップデートが書いてあるんですが、これは前に System Edition にしかVivado HLS が入っていなかった頃の名残なんでしょうか? System Edition だけVivado HLS を更新して、他のエディションのVivado HLS を更新しないということはあり得ないと思うんですが。。。
math.h ライブラリがアップデートされて、DATAFLOWプラグマで範囲が可変のループをサポートしたそうです。
これに期待しているのですが、C/RTL協調シミュレーションで、ユーザーアシスタンス機能をイネーブルにしたそうです。どのように使いやすくなっているか?楽しみです。

  1. 2017年04月21日 05:05 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0