FC2カウンター FPGAの部屋 2017年11月09日

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

intel HLS コンパイラを試してみる3(Quartus Prime)

intel HLS コンパイラを試してみる2(counterサンプルが動いた)”の続き。

@Vengineer さんが

Intel HLS CompilerのexampleでのFPGAターゲットはArria10になっています。Lite Editionでは、Arria10は使えないので、CycloneVに変えましょう。

と言っていたので、build.bat を見ると、-march=Arria10 と書いてある。
Intel_HLS_13_171108.png

これを -march=CycloneV に変更した。
Intel_HLS_14_171108.png

そして、もう一度、build test-fpga を実行した。
Intel_HLS_15_171108.png

もう一度、test-fpga も実行したが、PASSED だった。

F:\intelFPGA_lite\17.1\hls\examples\counter\test-fpga.prj\reports に行って、report.html を表示した。
Intel_HLS_23_171109.png

右にcounter.cpp コードが書いてあって、左にリソース使用量が書いてある。
counter.cpp を見ると、100 まで数えるカウンタを実装するのかな?
C ソースコードはIP になるんじゃなくてプロジェクトのトップのHDL ファイルを生成するみたいだ。

F:\intelFPGA_lite\17.1\hls\examples\counter\test-fpga.prj\quartus にQuartus Prime のプロジェクトがある。
Intel_HLS_16_171109.png

quartus_compile.qpf だ。Quartus Prime を立ち上げて、プロジェクトを見てみよう。

Quartus Prime を立ち上げて、File メニューから、Open Project ... を選択して、プロジェクトを開いた。
Intel_HLS_17_171109.png

Start Compilation アイコンをクリックして、コンパイルした。
Intel_HLS_18_171109.png

成功した。
デバイスは、5CEFA9F23I7 だった。これってファミリーをCyclone Vにしておけば、自動的に良さそうなのを選んでくれるのだろうか?
Logic utilization (in ALMs) が 46 個、Total registers が 79 個だった。
なんか、コンパイルが速い気がする。。。

トップのファイル quartus_compile.v の quartus_compile モジュールを観察した。
Intel_HLS_24_171109.png

module quartus_compile (
input logic resetn
, input logic clock
, input logic [0:0] count_start
, output logic [0:0] count_busy
, output logic [0:0] count_done
, input logic [0:0] count_stall
, output logic [31:0] count_returndata
);


count_start, count_busy, count_done, count_stall があるので、スタートとdone があって、カウントしているときは busy がずっと 1 になっているのではないか?と思う。
count_returndata が 32 ビットあって、これが、カウントする値だろうか?
  1. 2017年11月09日 04:53 |
  2. intel HLS
  3. | トラックバック:0
  4. | コメント:0