FC2カウンター FPGAの部屋 2017年11月15日

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

intel HLS コンパイラを試してみる8(image_downsampleを試す2)

intel HLS コンパイラを試してみる7(image_downsampleを試す1)”の続き。

前回は、image_downsample で build test-msvc と build test-x86-64 をやってみた。今回は、build test-fpga をやってみる。

build test-fpga コマンドを実行した。
test-fpga.exe を実行したが、実行に1時間半くらいかかってしまった。
Intel_HLS_64_171115.png

レポートを見てみよう。
Summary 当たり前だが、counter よりもリソース使用量が多い。
Intel_HLS_65_171115.png

Loops analysis 左の行をクリックすると対応するソースコードがハイライトされる。
Intel_HLS_66_171115.png

Area analysis of system こちらも左の行をクリックすると対応するソースコードがハイライトされる。
Intel_HLS_67_171115.png

Area analysis of source
Intel_HLS_68_171115.png

Component Viewer
Intel_HLS_69_171115.png

Component memory viewer
Intel_HLS_70_171115.png

Component memory viewer
Intel_HLS_71_171115.png

Verification statistics Latency は 257012 クロックだった。
Intel_HLS_77_171115.png

Quartus Prime 17.1 を立ち上げて、プロジェクトを読み込んだ。
コンパイルを行って、成功した。
Intel_HLS_72_171115.png

resize:resize_inst をダブルクリックすると、IP Parameter Editor が立ち上がった。
Intel_HLS_73_171115.png

ModelSimを立ち上げて、 intelFPGA_lite\17.1\hls\examples\image_downsample\test-fpga.prj\verification のvsim.wlf を読み込んだ。約257 us シミュレーションしている。
Intel_HLS_74_171115.png

wave ウインドウを拡大した。
Intel_HLS_75_171115.png

wave ウインドウをさらに拡大した。
original_image のready と valid はこの画面ではすべて 1 だが、resized_imag の valid は1クロックおき位に 1 と 0 を繰り返している。これは、リサイズした画面のほうが小さいからだろう。
Intel_HLS_76_171115.png
  1. 2017年11月15日 04:36 |
  2. intel HLS
  3. | トラックバック:0
  4. | コメント:0