FC2カウンター FPGAの部屋 2018年10月05日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBOt の白線間走行用CNNをVivado HLS 2018.2 でIP化2

ZYBOt の白線間走行用CNNをVivado HLS 2018.2 でIP化1”の続き。

前回は、DMA 付きのZYBOt の白線間走行用CNNのC シミュレーションとC コードの合成を行った。今回は、C/RTL 協調シミュレーションとExport RTL を行って、IP 化する。

(2018/10/06 : 修正)画像を増やすスクリプトが間違っていたので、間違いを修正してやり直しました。

まずは、C/RTL 協調シミュレーションを行った。
ZYBOt_Keras_36_181004

Latency は 178925 クロックだった。100 MHz クロックだとすると約 1.79 ms となる。

C/RTL 協調シミュレーションの波形を見てみよう。
まずは全体波形を見てみよう。
ZYBOt_Keras_37_181004

ins(axis) の ins_TREADY は最初のころ1 - 0 を行き来しているようだ。ここを拡大する。
ZYBOt_Keras_38_181004

細かく 1 になっているのが分かる。まあ、ここのスループットを改善するには、リソースが大量に必要だし、処理速度は 1.79 ms と十分なので、問題ない。60 fps でも 16.7 ms の処理時間で十分間に合う。

最後に Export RTL を行った。
ZYBOt_Keras_52_181006

LUT は 786 個、FF が 690 個、DSP は 4 個、BRAM は 15 個だった。
CP achieved post-implementation は 9.847 ns だった。
  1. 2018年10月05日 04:49 |
  2. Zybot
  3. | トラックバック:0
  4. | コメント:0