FC2カウンター FPGAの部屋 AXIバスのEDKチュートリアルを試す3(インプリメント)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXIバスのEDKチュートリアルを試す3(インプリメント)

今回は、ISEでのインプリメントを試す。今回のビットファイルにはソフトウェアは入っていない。(使用したISE, EDKは13.1)

1.XPSを終了させる。

2.Hierarchyウインドウでsystemを選択する。下のProcessesウインドウでGenerate Top HDL Source をダブルクリックする。
SP605_AXI_EDK_23_110706.png

3.system_top.vhd が生成された。これでインプリメントすることができるので、ProcessesウインドウでGenerate Programming File をダブルクリックして、インプリメントを開始する。
SP605_AXI_EDK_24_110706.png

4.インプリメントにだいぶ時間がかかったが無事終了した。使用したLUTは21%だった。タイミング制約も満足している。
SP605_AXI_EDK_25_110706.png

5.Analyze Post-Place & Route Static Timing を見ると、いろいろなタイミング制約がかかっていた。
SP605_AXI_EDK_26_110706.png

6.フォルダにはsystem_top.bit やedkBmmFile_bd.bmmが出来ていた。system\implementationフォルダには、system.bitとsystem_bd.bmmが出来ていた。
SP605_AXI_EDK_27_110706.png

SP605_AXI_EDK_28_110706.png

7.ハードウェア・デザインをSDKにエクスポートする。Hierarchyウインドウでsystemを選択する。下のProcessesウインドウでExport Hardware Design To SDK with Bitstream を右クリックして、右クリックメニューからProcess Properties...を選択する。
SP605_AXI_EDK_29_110706.png

8.Process Properties - Export to SDK Properties ダイアログが出てくるので、Launch SDK after Exportのチェックを外して、OKボタンをクリックする。
SP605_AXI_EDK_30_110706.png

9.ProcessesウインドウでExport Hardware Design To SDK with Bitstream をダブルクリックして、ハードウェア・デザインをSDKにエクスポートした。
SP605_AXI_EDK_31_110706.png
  1. 2011年07月06日 05:40 |
  2. EDK
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/1843-8b356804
この記事にトラックバックする(FC2ブログユーザー)