FC2カウンター FPGAの部屋 VivadoでAXI VDMAのシミュレーション1(IP Integrator)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

VivadoでAXI VDMAのシミュレーション1(IP Integrator)

AXI VDMAのシミュレーション11(シミュレーション成功2)”でAXI VDMAのシミュレーションはできるようになったが、13msec 以上のシミュレーションをすると、ISimがおちてしまった。
AXI VDMAのシミュレーション12(ハードウェア協調シミュレーション)”では、Co-Simulation が失敗してしまった。

そこで、Vivado で IP Integrator を使用してIPを接続して、Vivado Simulator でシミュレーションしてみようと思った。

・FPGAの部屋のまとめのVivado カテゴリを参考に、各IPをVivado IP Packager でカスタムIPにした。

・Vivado で VDMA_test2 プロジェクトを作って、作製したカスタムをIPのリポジトリに入れた。
Vivado_VDMA_test_1_130819.png

Vivado_VDMA_test_2_130819.png

・IP Integrator で、各IPを接続したが、XPSプロジェクトでは、net_vcc で入力ピンを 1 にすることが出来たが、IP Integrator で同じ用に入力ピンを 1 にする方法が分からない?
下の図で、custom_vtc_1 の vtc_ce がその 1 に接続したいピンだ。
Vivado_VDMA_test_3_130819.png

もし 1 に接続する方法が見つからない時は、外部ポートに接続する。

(追記)
vtc_ce を外部ポートに接続しました。
Vivado_VDMA_test_4_130819.png

試しに論理合成してみると、エラーが出ました。
Vivado_VDMA_test_5_130819.png

論理合成エラーの内容です。他にもエラーが出ているのかもしれません。
E

RROR: [Synth 8-439] module 'system_mem_sim_axi_slave_1_0' not found [C:/Users/Masaaki/Documents/Vivado/Zynq/Zedboard/VDMA_test2/VDMA_test2.srcs/sources_1/bd/system/hdl/system.v:1250]
ERROR: [Synth 8-285] failed synthesizing module 'system' [C:/Users/Masaaki/Documents/Vivado/Zynq/Zedboard/VDMA_test2/VDMA_test2.srcs/sources_1/bd/system/hdl/system.v:801]
ERROR: [Synth 8-285] failed synthesizing module 'system_wrapper' [C:/Users/Masaaki/Documents/Vivado/Zynq/Zedboard/VDMA_test2/VDMA_test2.srcs/sources_1/imports/hdl/system_wrapper.v:3]


system_mem_sim_axi_slave_1_0 が見つからないと言われている?なぜかは分からない?
Vivado_VDMA_test_6_130819.png
  1. 2013年08月19日 05:39 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/2558-1cb07e11
この記事にトラックバックする(FC2ブログユーザー)