FC2カウンター FPGAの部屋 Vivadoで配置されたロジックと配線を見る1

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivadoで配置されたロジックと配線を見る1

Vivado では、FPGA Editor が無くなってしまった。今まで、配置されたロジックや配線遅延を見てきたのだが、無くなってしまうととっても困る。今日は、Vivado で、FPGA Editor と同様に配置配線の結果を見る方法を探ってみることにした。Vivado 2013.2 使用。

使用するのは、Vivado のWebPACKでもできるように、Vivado Example の中の bft にした。
Vivado_FPGA_Editor_1_130831.png

・Example Project なので、開いたら、Save As を行う。

・Vivado が立ち上がるので、Flow Navigator の Implementaion -> Run Implementation をクリックして論理合成、インプリメントを行った。

・Implementation Cmopleted ダイアログが出るので、Open Impemented Design のラジオボタンが選択されている状態でOKボタンをクリックした。

・右のウインドウで、最初、Package タブがアクティブになっているので、Device タブをクリックした。
Vivado_FPGA_Editor_2_130831.png

さて、ここからだ。

・Implemented Design の Netlist タブをクリックして、ネットリストとロジックを表示させた。トップの bft の右クリックメニューから Schematic を選択した。
Vivado_FPGA_Editor_3_130831.png

・回路図が表示された。
Vivado_FPGA_Editor_4_130831.png

・Netlist ウインドウで、最初の arnd1 を選択し、Schematic で Fit Selection アイコンをクリックした。
Vivado_FPGA_Editor_5_130831.png

・Schematic ウインドウで arnd1 が拡大表示された。
Vivado_FPGA_Editor_6_130831.png

・arnd1 の Schematic の + アイコンをクリックして下層に降りていく。
Vivado_FPGA_Editor_7_130831.png

・transformLoop[0].ct の + アイコンをクリックして下層に降りていく。
Vivado_FPGA_Editor_8_130831.png

・xOutReg_reg_i_17__0 が出てきた。これをクリックした。
・Netlist ウインドウでも、arnd1 の Leaf_Cells の xOutReg_reg_i_17__0 が表示された。
Vivado_FPGA_Editor_9_130831.png

・Device タブをクリックすると、やはり、xOutReg_reg_i_17__0 が表示されていた。
Vivado_FPGA_Editor_10_130831.png

・Netlist の下にある Cell Properties ウインドウを Float した。
・タブをクリックしていった。まずはGeneral。
Vivado_FPGA_Editor_11_130831.png

いろいろと情報が書いてある。BELつまりスライスでのLUTの位置は、B6LUTだそうだ。SiteやTileも書いてある。

・次にProperties、属性を示すんだろうと思う?
Vivado_FPGA_Editor_12_130831.png

・Power、信号の変化率や 1 の割合などを設定できるので、どのくらい電流を食うかをシミュレーションするときに使うのだろう?
Vivado_FPGA_Editor_13_130831.png

・Nets、選択したLUTに接続されているネットを示す。ネットをクリックするとDeviceウインドウでネットが白で示される。
Vivado_FPGA_Editor_14_130831.png

・Cell Pins、LUTのピンを示している。Load Net Delays をクリックする。
Vivado_FPGA_Editor_15_130831.png

・入力の Net Delay が示された。
Vivado_FPGA_Editor_16_130831.png

・ROM values、Edit LUT Equation ボタンをクリックした。
Vivado_FPGA_Editor_17_130831.png

・Specify LUT Equation ダイアログが表示された。LUT Equation を自分で決定することもできるようだ。
Vivado_FPGA_Editor_18_130831.png

・Device ウインドウで、Routing Resoures アイコンをクリックした。
Vivado_FPGA_Editor_19_130831.png

・FPGA Editor ぽくなった。
Vivado_FPGA_Editor_20_130831.png

Vivadoで配置されたロジックと配線を見る2”に続く。
  1. 2013年08月31日 06:11 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/2574-bcee05d1
この記事にトラックバックする(FC2ブログユーザー)