FC2カウンター FPGAの部屋 ZYBO用カメラ表示回路の作製5(デバック1)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用カメラ表示回路の作製5(デバック1)

ZYBO用カメラ表示回路の作製4(実機動作)”の続き。

前回、出来上がったZYBO用カメラ表示回路を動作させたら、画面が真っ暗だったので、デバックを行う。

・CamDispブロック・デザインを表示させた。

・ブロック・デザインで、見たいネットを右クリックして、右クリックメニューからMark Debugを選択する。

・見たいネットは、すべてデバックマークを付けた。
ZYBO_Cam_Disp_92_140820.png

・Flow Navigator の Synthesis -> Run Synthesis をクリックして、論理合成をスタートした。(ブロック・デザインをセーブしたと思う。忘れてしまった。。。)

・論理合成が終了し、ダイアログが表示された。Open Synthesized Design のラジオボタンをクリックして、OKボタンをクリックした。

・Window メニューからDebug を選択した。

・Debugウインドウの Set up Debug アイコンをクリックしてDebug ウィザートを実行する。
ZYBO_Cam_Disp_93_140822.png

・Set up Debugダイアログが表示された。Next >ボタンをクリックした。
ZYBO_Cam_Disp_94_140822.png

・Debug を行うネットが出てくる。
ZYBO_Cam_Disp_95_140822.png

・Clock Domain を指定する。Clock Domain の所で右クリックし、Select Clock Domain... を選択する。
ZYBO_Cam_Disp_96_140822.png

・CamDips_i/processing_system7_0_FCLK_CLK0 を選択した。
ZYBO_Cam_Disp_97_140822.png

・Clock Domain を CamDips_i/processing_system7_0_FCLK_CLK0 に設定できた。
ZYBO_Cam_Disp_98_140822.png

・すべてのネットの Clock Domain を CamDips_i/processing_system7_0_FCLK_CLK0 に設定した。
ZYBO_Cam_Disp_99_140822.png

・Set up Debugダイアログの ILA Gneral Options はデフォルトのままOKボタンをクリックした。
ZYBO_Cam_Disp_100_140822.png

・Summary が表示されたので、Finish ボタンをクリックした。
ZYBO_Cam_Disp_101_140822.png

・ILAコアが挿入されて、Debug画面が変わった。
ZYBO_Cam_Disp_102_140822.png

・拡大するとILAコアがインスタンスされて、CamDisp_i と接続されているのが確認できる。
ZYBO_Cam_Disp_103_140822.png

・ビットストリームを生成する。Flow Navigator で Program and Debug -> Generate Bitstream をクリックした。

・Save Project ダイアログが表示された。Save ボタンをクリックした。
ZYBO_Cam_Disp_104_140822.png

・ビットストリームが生成された。
ZYBO_Cam_Disp_105_140823.png

Hardware Manager を立ちあげて、実際の波形を観測する。

・ZYBOの電源をONにしておく。

・SDKでビットストリームをダウンロードし、ソフトウェアを起動しておく。

・Flow Navigator からOpen Hardware Manager を立ち上げる。

・Hardware Manager が立ち上がった。Open a new hardware target をクリックした。
ZYBO_Cam_Disp_106_140823.png

・Open Hardware Target ダイアログが表示された。Next >ボタンをクリックした。
ZYBO_Cam_Disp_107_140823.png

・Hardware Server Settings を設定する。Local server のデフォルトのまま、Next >ボタンをクリックした。
ZYBO_Cam_Disp_108_140823.png

・Select Hardware Target を設定する。デフォルトのまま、Next >ボタンをクリックした。
ZYBO_Cam_Disp_109_140823.png

・Summary が表示された。Finishボタンをクリックした。
ZYBO_Cam_Disp_110_140823.png

・Hardware Managerが起動して、ILAが見えた。

・トリガー条件なしで、トリガーのアイコンをクリックした。
ZYBO_Cam_Disp_111_140823.png

・波形が表示された。
ZYBO_Cam_Disp_112_140823.png

・トリガー条件として、href = 1'b1 を入力して、再度、トリガーを掛けた。
ZYBO_Cam_Disp_113_140823.png

・ビットマップ・ディスプレイ・コントローラのAXI4 Read トランザクションを示す。
ZYBO_Cam_Disp_114_140823.png

・カメラ・インターフェースの AXI4 Write トランザクションを示す。
ZYBO_Cam_Disp_115_140823.png

・カメラ・インターフェースの AXI4 Write トランザクションを拡大してみた。
BRESPが 3 (Decode Error)になっている。これはおかしい。
ZYBO_Cam_Disp_116_140823.png

・ビットマップ・ディスプレイ・コントローラの AXI4 Reasd トランザクションを拡大してみた。
RRESPが 3 (Decode Error)になっている。これもおかしい。
ZYBO_Cam_Disp_117_140823.png

次回はこのバグを修正する。
  1. 2014年08月24日 07:49 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/2909-118dc9c8
この記事にトラックバックする(FC2ブログユーザー)