FC2カウンター FPGAの部屋 Vivado HLS 2014.4 の高位合成テスト10(ラプラシアンフィルタ5、LATENCYディレクティブのシミュレーション)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2014.4 の高位合成テスト10(ラプラシアンフィルタ5、LATENCYディレクティブのシミュレーション)

Vivado HLS 2014.4 の高位合成テスト9(ラプラシアンフィルタ4、LATENCYディレクティブ)”の続き。

前回は、laplacian_filter.cpp に LATENCY ディレクティブを追加して、Latencyを 2 から 1 に改善したが、Estimated は 12.46 ns となって規格を満足しなくなってしまった。
今回は、Latency = 1 で生成したHDLファイルをシミュレーションしてみた。
テストベンチは、”Vivado HLS 2014.4 の高位合成テスト7(ラプラシアンフィルタ2、シミュレーション)”に貼った laplacian_filter_tb.v を LAP_FILTER_END_COUNT = 2; で使用した。
早速シミュレーション結果を下に示す。
Vivado_HLS_Study_52_150115.png

ap_start = 1 になってから、ap_done = 1 になるまでは1クロックなので、Latency = 1 である。Interval = 2 となった。
  1. 2015年01月15日 04:40 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3046-70dad79f
この記事にトラックバックする(FC2ブログユーザー)