FC2カウンター FPGAの部屋 カメラ-AXI4-Stream出力IPの作製2(論理シミュレーション)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

カメラ-AXI4-Stream出力IPの作製2(論理シミュレーション)

カメラ-AXI4-Stream出力IPの作製1(プロジェクト作製とpixel_fifo)”の続き。

前回は論理合成用とシミュレーション用のソースを作り、Vivado 2015.1 のプロジェクトを作製した。今回は、論理シミュレーションを行う。

Vivado 2015.1 で Flow navigator の Simulation -> Run Simulation -> Run Behavioral Simulation を選択して論理シミュレーションを行った。
下の図は 100 us シミュレーションを行ったところだ。
Cam_inf_AXIS_7_150513.png

なお、mt9d111_model.v は見やすくするため画像1フレームを大幅に小さくしている。
m_axis_tdata に画像データが出力される画像フレーム(vsync) の最初で、m_axis_tuser がアサートされているのがわかると思う。
href の切れ目でも m_axis_tlast がアサートされているのもわかると思う。これでとりあえずは問題ないだろう?

なお、カメラ・インターフェースのAXI4-Stream 版は以前に作ったことがあるのだった。XPS で作ってあって s2mm_fsync を使っていた。”カメラ・インターフェース用AXI4-Stream IPの作製4(HDLソース1)”にソースがある。これがあるのをすっかり忘れてしまって、今回は、AXI4-Master 版から書き直してしまった。
  1. 2015年05月13日 03:34 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3148-09513db6
この記事にトラックバックする(FC2ブログユーザー)