FC2カウンター FPGAの部屋 AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム3(ブロックデザイン1)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム3(ブロックデザイン1)

AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム2(Vivado 2015.1でプロジェクトを作製)”の続き。

前回は、必要なIPをIP Catalog に登録した。今回は、V_ZYBO_CAMDS というブロックデザインを作っていく。

左端のウインドウ、Flow Navigator -> IP Integrator -> Create Block Design を選択する。

Create Block DesignダイアログのDesign name に V_ZYBO_CAMDS と入力した。
V_ZYBO_CAMD_151_12_150601.png

V_ZYBO_CAMDS ブロックデザインが生成された。
V_ZYBO_CAMD_151_13_150601.png

add IP ボタンをクリックして、Add IP のダイアログを表示させた。
ZYNQ7 Processing System を選択してダブルクリックした。
V_ZYBO_CAMD_151_14_150601.png

processing_system7_0 ができた。
Run Block Automation をクリックした。
V_ZYBO_CAMD_151_15_150601.png

Run Block Automation ダイアログが表示された。
FIXED_IO と DDR の入出力ポートを作るというダイアログだ。
V_ZYBO_CAMD_151_16_150601.png

processing_system7_0 にFIXED_IO と DDR の入出力ポートが生成された。
V_ZYBO_CAMD_151_17_150601.png

順番が逆になってしまったが、ZYBOの構成が書いてある ZYBO_zynq_def.xml をインポートする。

processing_system7_0 をダブルクリックした。

Re-customize IP ダイアログが表示された。

Import XPS Settings をクリックし、 ZYBO_zynq_def.xml を選択した。
V_ZYBO_CAMD_151_18_150601.png

ZYBOの設定が反映された。
V_ZYBO_CAMD_151_19_150601.png

左端のPage Navigator -> Clock Configuration を選択して、FCLK_CLK1 を IO_PLL の 25 MHz に設定した。FCLK_CLK2を IO_PLL の 36 MHz に設定した。
V_ZYBO_CAMD_151_20_150601.png

ZYBOの設定と自分で設定した設定が、processing_system7_0 に反映された。
V_ZYBO_CAMD_151_21_150601.png

ここで、ビットマップ・ディスプレイ・コントローラーIPをIP Catalog に入れるのを忘れていたので、Vivado HLS のラプラシアンフィルタIP をテストしていたプロジェクトから BMDispCaL フォルダを現在のプロジェクト・フォルダにコピーした。
V_ZYBO_CAMD_151_22_150601.png

Project Setting ダイアログでIP の Repository Manager タブに bitmap_disp_cntrler_axi_master_v1_0 が追加された。
V_ZYBO_CAMD_151_23_150601.png

自作IP と AXI VDMA IP をAdd IP した。
V_ZYBO_CAMD_151_24_150601.png

AXI VDMA をダブルクリックして設定する。Read は使用しないので、Enable Read Channel のチェックを外した。Write のみになった。
V_ZYBO_CAMD_151_25_150601.png

Run Block Automation をクリックして、AXI Lite Save をすべて接続する。
V_ZYBO_CAMD_151_26_150601.png

AXI Lite Save が接続された。
V_ZYBO_CAMD_151_27_150601.png

Run Block Automation でAXI Master を接続しようとしたが、正しく認識してくれなかったので、processing_system7_0 でAXI HPポートを設定する。

processing_system7_0 をダブルクリックして、Re-customize IP ダイアログを表示させた。

Page Navigator から S AXI HP0 interface と S AXI_ HP1 interface にチェックを入れた。
V_ZYBO_CAMD_151_28_150601.png

processing_system7_0 に S_AXI_HP0 と S_AXI_HP2 が現れた。
V_ZYBO_CAMD_151_29_150601.png

ここから、AXI Interconnect を2つ Add IP して S_AXI_HP0 と S_AXI_HP2 に接続した。

自作の AXIS_Switcher を接続しようとしたが、2入力1出力しか使っていないので、1入力2出力を作るのを忘れてしまった。

IP Catalog を見てみると、AXI4-Stream Switch IP があって、これを使用すれば良さそうだった。

Slave Interface と Master Interface の数を変更できるので、1つは 2 と 1 に設定し、もう1つは1 と 2 に設定した。

Use control register routing を Yes にすると、設定用のAXI Lite Slave が生成された。
V_ZYBO_CAMD_151_30_150602.png

現在のブロックデザインを下に示す。
V_ZYBO_CAMD_151_31_150602.png
  1. 2015年06月02日 04:31 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3169-d090df9d
この記事にトラックバックする(FC2ブログユーザー)