FC2カウンター FPGAの部屋 AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム4(ブロックデザイン2)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム4(ブロックデザイン2)

AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム3(ブロックデザイン1)”の続き。

前回はブロックデザインの途中までだったので、今回はブロックデザインを完成させる。

CMOSカメラのコントロール用I2Cを制御するためのAXI_IIC を追加し、bitmap_disp_cntrler_axi_master_0 のポートを外部ポートして設定した。一応のブロックデザインの完成形を下に示す。
V_ZYBO_CAMD_151_32_150603.png

このブロックデザインを見ても分かるようにIP が増えすぎている。IP を階層化しようと思う。
mt9d111_inf_axis_0, axis_switch_1, lap_filter_axis_0, axis_switch_0, axi_vdma_0, axi_iic_0 を選択して、右クリックし、右クリックメニューから Create Hierarchy... を選択した。
V_ZYBO_CAMD_151_33_150603.png

Create Hierarchy ダイアログで Cell name を camera_interface に指定した。
V_ZYBO_CAMD_151_34_150603.png

すると、camera_interface モジュールができて、ブロックデザインがスッキリした。
V_ZYBO_CAMD_151_35_150603.png

camera_interface モジュールをダブルクリックで開いてみた。
V_ZYBO_CAMD_151_36_150603.png

いい感じに階層化できた。

Address Editor を見ると、bitmap_disp_cntrler_axi_master_0 の M_AXI と camera_interface/axi_vdma_0 の Data_S2MM のアドレスがマップされていなかったので、右クリックメニューから Auto Assign Address を選択して、アドレスをマップした。
V_ZYBO_CAMD_151_37_150603.png

ブロックデザインの Validate Design ボタンをクリックして、ブロックデザインを確かめたところ、問題がなかった。
V_ZYBO_CAMD_151_38_150603.png

ブロックデザインと Address Editor を Vivado 2015.1 にドッキングした。
V_ZYBO_CAMD_151_39_150603.png
  1. 2015年06月03日 04:27 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3170-5985b07a
この記事にトラックバックする(FC2ブログユーザー)