FC2カウンター FPGAの部屋 IP Integrator のブロックデザインで使うと便利なIP

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

IP Integrator のブロックデザインで使うと便利なIP

IP Integrator のブロックデザインで使うと便利なIP がある。それは、ISEのXPS 時代からも存在していた。
わかっている限りでは、Utility Vector Logic, Utility Reduced Logic, Concat, Constant, Slice だ。
IP_Integrator_Utl_IP_1_150722.png
既存のIPを加工して、現状に合わせるような状況になった時に、これらのIPを覚えておくと便利だ。

IP Integrator のブロックデザイン上で Add IP して、名前を検索すると出てくる。
IP_Integrator_Utl_IP_7_150722.png

Utility Vector Logic は各ビットごとに and, or, xor, not の演算をすることができる。C Sizeでビット幅を設定できる。not の場合は、Op2 入力ポートがハイドされる。
IP_Integrator_Utl_IP_2_150722.png

Utility Reduced Logic は、各ビット同士を演算(and, or, xor)して1ビット出力とする。
IP_Integrator_Utl_IP_3_150722.png

Concat は複数の入力ポートを1つの出力ポートにまとめる。
IP_Integrator_Utl_IP_4_150722.png

Constant は任意のビット幅の定数を与える。
IP_Integrator_Utl_IP_5_150722.png

Slice は入力ポートの任意のビット幅を出力ポートに出力する。
IP_Integrator_Utl_IP_6_150722.png
  1. 2015年07月22日 11:06 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3209-0ca0ca12
この記事にトラックバックする(FC2ブログユーザー)