FC2カウンター FPGAの部屋 SDSoC 2015.2 でハードウェアとソフトウェアのラプラシアンフィルタの性能を比較した3(ソフトウェアのみでテスト2)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

SDSoC 2015.2 でハードウェアとソフトウェアのラプラシアンフィルタの性能を比較した3(ソフトウェアのみでテスト2)

SDSoC 2015.2 でハードウェアとソフトウェアのラプラシアンフィルタの性能を比較した2(ソフトウェアのみでテスト)”の続き。

前回は、ラプラシアンフィルタのハードウェアとソフトウェアで動かすアプリケーションを作製した。但し、ハードウェアの実装はテストのため、まずはソフトウェアで実装し、ZYBOで試した。その際に、ラプラシアンフィルタの実装は、ハードウェア、ソフトウェアとも同じで、ソフトウェアの方が malloc() でメモリをアロケートしているので、ソフトウェアの遅いはずなのだが、速くなった。
これはキャッシュの問題かもしれないということで、ラプラシアンフィルタ処理の前にダミーのラプラシアンフィルタ処理を置いてみた。このダミーのラプラシアンフィルタ処理はハードウェア化の際には取り除く、なぜならばハードウェア化するとDMAでのデータ転送となるためキャッシュに読み込んでおく必要はないからだ。

下の図にダミーで入れたラプラシアンフィルタ処理を示す。
SDSoC_88_150806.png

これでビルドして、SDカードにコピーしてZYBOで試した結果を下に示す。
SDSoC_87_150805.png

HW(今のところソフトウェアです)は、58.4 ms 程度になった。前回は、61.4 ms だったので、3 ms 程度改善した。但しまだ 10 ms 程度の差がある。これは何故か?よくわからない。
考えられるとしたら、ラインバッファをスタックに取るより、ヒープに取ったほうが速いのか?
  1. 2015年08月06日 03:49 |
  2. SDSoC
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3221-a201e92c
この記事にトラックバックする(FC2ブログユーザー)