FC2カウンター FPGAの部屋 ZYBOのHDMI入力画像にラプラシアンフィルタ処理を行う1(構想編)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBOのHDMI入力画像にラプラシアンフィルタ処理を行う1(構想編)

ZYBOのHDMI入力をVGA出力に出力する4(実機テスト)”でHDMI端子から入力した画像をVGAポートに出力することができた。
今回は、RGB信号からラプラシアンフィルタ処理をしてVGAポートに出力してみよう。
RGB信号からラプラシアンフィルタ処理をしてRGB信号として出力する部分はVivado HLS で書いてみることにする。

下のブロックデザインで RGBインターフェースと vid_in インターフェースの信号をVivado HLS 2014.4 の入出力ポートとして定義して、その間でラプラシアンフィルタ処理を行うことにする。
dvi2lap2vga_1_150821.png

void lap_filter_rgb(ap_uint<24> rgb_pData, ap_uint<1> rgb_pHSync, ap_uint<1> rgb_pVSync, ap_uint<1>rgb_pVDE,
ap_uint<24> *vid_pData, ap_uint<1> *vid_pHSync, ap_uint<1> *vid_pVSync, ap_uint<1> *vid_pVDE){


タイミングもすべてVivado HLS で書こうとしたが、とても難しい。出力タイミングはHDLで書いたほうがよっぽど楽だと思うが、あえてVivado HLSでトライしてみたいと思う。
以前、ビデオ出力のCソースコードは書いたことがあるが、その時はタイミングを全部自分で生成していた。今回は、入力された信号タイミングに合わせて出力タイミングを調整するため、以前よりも難しいと感じた。
  1. 2015年08月21日 05:09 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3233-9829de7c
この記事にトラックバックする(FC2ブログユーザー)