FC2カウンター FPGAの部屋 Vivado HLS によるアンシャープマスクキング・フィルタの作製5(Vivado プロジェクトの作製)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS によるアンシャープマスクキング・フィルタの作製5(Vivado プロジェクトの作製)

Vivado HLS によるアンシャープマスクキング・フィルタの作製4(固定小数点で実装してみた2)”の続き。

前回、アンシャープマスキング・フィルタ IP が作成できたので、Vivado 2015.2 でプロジェクトを作製して動作をチェックする。
プロジェクトは、”ZYBOのHDMI入力をVGA出力に出力する8(ラプラシアンフィルタIP付き)”のプロジェクトを使用する。ラプラシアンフィルタ IP の部分だけをアンシャープマスキング・フィルタ IP に交換する。

まずはZYBO 用のプロジェクトを作製した。( dvi2vga_usm )
unsharp_mask_25_150929.png

dvi2vga_usm フォルダに ラプラシアンフィルタのプロジェクトに使用するIP と dvi2vga.tcl をすべてコピーした。
unsharp_mask_26_150929.png

Flow Navigator -> Project Manager -> IP Catalog をクリックして、IP Catalog を開いた。

IP Catalog を右クリックして、右クリックメニューから IP Settings... を選択した。

Project Settings ダイアログの IP を選択して、 dvi2vga_usm フォルダに追加したすべてのIP を登録した。
unsharp_mask_27_150929.png

ラプラシアンフィルタIP プロジェクトのブロックデザインで Export -> Export Block Design... を選択して、できたTcl スクリプト dvi2vga.tcl を Tcl Console から source dvi2vga.tcl コマンドで起動する。(”Vivado プロジェクトを配布する方法”を参照)
unsharp_mask_28_150929.png

dvi2vga ブロックデザインがあっという間に完成した。
unsharp_mask_29_150929.png

Vivado HLS によるアンシャープマスクキング・フィルタの作製4(固定小数点で実装してみた2)”で出来上がったアンシャープマスキング・フィルタIP を dvi2vga_usm フォルダに unsharp_masking フォルダを作ってコピーした。
unsharp_mask_30_150929.png

IP Catalog を右クリックして、右クリックメニューから IP Settings... を選択した。

Project Settings ダイアログの IP を選択して、アンシャープマスキング・フィルタIP を登録した。
unsharp_mask_31_150929.png

ラプラシアンフィルタIP を削除し、unsharp_mask_axis_0 をAdd IP して配線を繋ぎ直した。
unsharp_mask_32_150929.png

これで、ブロックデザインは完成した。

トップのラッパー Verilog HDL ファイルを生成した。
unsharp_mask_33_150929.png
  1. 2015年09月30日 03:45 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3265-4a84bc1b
この記事にトラックバックする(FC2ブログユーザー)