FC2カウンター FPGAの部屋 ZYBOにHDLで書いたラプラシアンフィルタを実装する5(IP化)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBOにHDLで書いたラプラシアンフィルタを実装する5(IP化)

ZYBOにHDLで書いたラプラシアンフィルタを実装する4(シミュレーション)”の続き。

前回、シミュレーションで動作を確認できたので、今回はIP化を行う。使用するVivado のバージョンは 2015.3 だ。

Tools メニューから Create and Package IP... を選択する。

Create and Package IP.ダイアログが開いた。
lap_fil_HDL_axim_51_151027.png

Create Peripheral, Package IP or Package a Block Design
lap_fil_HDL_axim_52_151027.png

Package Your Curent Project
lap_fil_HDL_axim_53_151027.png

New Creation
lap_fil_HDL_axim_54_151027.png

Package IP ウインドウの Identification が開いた。
lap_fil_HDL_axim_55_151027.png

Compatibility
lap_fil_HDL_axim_56_151027.png

File Groups
lap_fil_HDL_axim_65_151027.png

Customization Prameters
lap_fil_HDL_axim_57_151027.png

Ports and Interfaces
lap_fil_HDL_axim_58_151027.png

Addressing and Memory は warning が出ていた。
lap_fil_HDL_axim_59_151027.png

Addressing and Memory の Range Dependency を ”pow(2,12)”に変更したら、warning は無くなった。
lap_fil_HDL_axim_60_151027.png

Customization GUI
lap_fil_HDL_axim_61_151027.png

Review and Package で、Package IP ボタンをクリックした。
lap_fil_HDL_axim_62_151027.png

Package IP ダイアログが出て、成功したそうだ。
lap_fil_HDL_axim_63_151027.png

IP化できた。
lap_fil_HDL_axim_64_151027.png
  1. 2015年10月28日 04:38 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3291-35d8dad4
この記事にトラックバックする(FC2ブログユーザー)