FC2カウンター FPGAの部屋 ZYBOにHDLで書いたラプラシアンフィルタを実装する7(インプリメント)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBOにHDLで書いたラプラシアンフィルタを実装する7(インプリメント)

ZYBOにHDLで書いたラプラシアンフィルタを実装する6(Vivado のブロックデザインにIPを追加)”の続き。

前回では、ブロックデザインが完成した。今回はインプリメントを行う。

・Flow Navigator でGenerate Bitstrem をクリックして、論理合成、インプリメント、ビットストリームの生成を行った。

・ビットストリームは生成されたが、タイミング・エラーが出ている。
lap_fil_HDL_axim_81_151031.png

・Project Summary を見てみると、結構、ロジックが使用されている。
lap_fil_HDL_axim_83_151031.png

・Flow Navigator で Implemented Design をクリックする。
・Report Timing Summary をクリックして、タイミング・エラーを観察する。
lap_fil_HDL_axim_82_151031.png
・Report Timing Summary ダイアログが表示されるので、OKボタンをクリックした。

・Timing Summary が表示された。
lap_fil_HDL_axim_84_151031.png

・clk_fpga0 のSetup タイミング違反はそんなに大したことは無さそうだ。これだと、ストラテジーを変えてインプリメントすれば大丈夫だと思う。
lap_fil_HDL_axim_85_151031.png
後は、Inter-Clock Paths の BUFR_pixel_clk_io_n_0 と clk_fpga_0 の間のタイミング違反が出ているので、この間のタイミング制約を無視するように設定を行う。

・Implemented Design -> Constraints Wizard をクリックして、タイミング制約を編集する。

・Timing Constraints ウインドウの Exceptions -> Set False Path をクリックして、Set False Path ペインの Double Click to create a Set False Path constraint をダブル・クリックした。
lap_fil_HDL_axim_86_151031.png

・Set Flase Path ダイアログが開いた。
・Start Points の From の ... ボタンをクリックした。
lap_fil_HDL_axim_87_151031.png

・Find names of type で Clocks を選択する。
・Find ボタンをクリックする。
・Results で clk_fpaga_0 を選択し、→ キーをクリックする。
lap_fil_HDL_axim_88_151031.png

・Results に clk_fpaga_0 が入った。
lap_fil_HDL_axim_89_151031.png

・From に clk_fpga_0 が入った。
・End Points の To の ... ボタンをクリックした。
lap_fil_HDL_axim_90_151031.png

・Find names of type で Clocks を選択する。
・Find ボタンをクリックする。
・Results で BUFR_pixel_clk_io/O を選択し、→ キーをクリックする。
・To に BUFR_pixel_clk_io/O が入った。
・OKボタンをクリックする。
lap_fil_HDL_axim_91_151031.png

・ clk_fpga_0 から BUFR_pixel_clk_io/O へのパスをFalse Path にする制約が入った。
lap_fil_HDL_axim_92_151031.png

・同様に、 BUFR_pixel_clk_io/O から clk_fpga_0 へのパスをFalse Path にする制約を入れる。
lap_fil_HDL_axim_93_151031.png

・制約が入った。
lap_fil_HDL_axim_94_151031.png

・Timing Summary を見ると、Report is out of data になっていたので、Rerun した。
lap_fil_HDL_axim_95_151031.png

・すると、Inter-Clock Paths はタイミング違反が無くなって、Intra-Clock Paths はSetup が -0.370 ns という結果が出た。
lap_fil_HDL_axim_96_151031.png

・もう一度、インプリメントした結果を示す。
lap_fil_HDL_axim_97_151031.png

まだ、少しタイミング違反が出ているが、だいぶ改善した。
  1. 2015年11月01日 20:56 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3296-c74ce154
この記事にトラックバックする(FC2ブログユーザー)