FC2カウンター FPGAの部屋 HDMI入力XGA表示回路7(完成)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

HDMI入力XGA表示回路7(完成)

HDMI入力XGA表示回路6(デバック2)”の続き。

v_vid_in_axi4s_0 の AXI4-Stream の aclk クロックとaxi_vdama_0 の s_axis_s2mm_aclk をPS のFCLK_CLK0 に接続してビットストリームを生成した。

SDKでビットストリームをZYBO にダウンロードして、アプリケーションを走らせたが、うまく行かない。。。
(現在は、ノートパソコンのXGA解像度の2nd 画面をHDMI 経由でZYBO で受けて、それをVGA解像度でVGA端子に出力しています)

そう言えば、アプリケーションを走らせるまで、PSの設定が行われずにクロックが出ないんだったと思い直して、数回、ビットストリームをダウンロード、アプリケーションの起動の手順を繰り返したら、うまくいくことがあった。

これは、ZYBO のPL をコンフィギュレーションしても、PSからのクロックが供給されずにDDC がうまく動かないためだと思った。

PL に接続された125 MHz の水晶発信器からのクロックをPLL を介して200 MHz に変換したクロックを dvi2rgb IP の RefClk に接続することにした。
ZYBO_1_XGA_test_63_151227.png

なおMMCM は残り 0 なので、PLL を使用した。
ZYBO_1_XGA_test_64_151227.png

ZYBO_1_XGA_test_65_151227.png

ZYBO_1_XGA_test_66_151227.png

ZYBO_1_XGA_test_67_151227.png

これで、XDC に clk125 の制約を追加して、ビットストリームの生成を行った。
SDK でビットストリームをダウンロードした所、DDC が働いて、HDMI 出力を行っているノートパソコンにディスプレイ 2 が追加された。ディスプレイ 2 は予め、1024 x 768 の XGA 解像度に設定してある。
ZYBO_1_XGA_test_68_151227.jpg

ZYBO のVGA 端子に接続されたSVGA 解像度のディスプレイの表示を示す。
ZYBO_1_XGA_test_69_151227.jpg

画像がちゃんと表示されていないが、これは、XGA解像度のHDMI 画像にSVGA 解像度の画像を載せているのを前提にしているからだ。つまり、フレームバッファ上に展開された画像はそのままSVGA 画像のイメージとなっている画像が対象なので、普通のXGA 画像をノートパソコンから送られるとこうなる。(たぶん。。。)

次に、ノートパソコンの画面に右端に表示されているエクスプローラーをディスプレイ 2 に移動させた時の画像はこうなる。
ZYBO_1_XGA_test_70_151227.jpg

きちんとAXI VDMA が連続してDMA しているようだ。
これで、HDMI 入力 XGA 表示回路のデバックは終了だ。
もう一度、ZYBO からのHDMI 出力を入力して確かめてみよう。
  1. 2015年12月27日 07:28 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3347-e941f16b
この記事にトラックバックする(FC2ブログユーザー)