FC2カウンター FPGAの部屋 MPSoCのVivado プロジェクトを作ってみよう1(MPSoC のプロジェクトを作製した)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

MPSoCのVivado プロジェクトを作ってみよう1(MPSoC のプロジェクトを作製した)

MPSoCのお勉強1(概要)”、”MPSoCのお勉強2 (PSとPLのインターフェース)”を踏まえて、MPSoC のVivado プロジェクトを作って、MPSoC の中身がどうなっているかを探っていって、その後、適当に回路を組んで、どのくらいの動作周波数で動作するのか?を探っていきたいと思う。

使用するのは、Vivado 2015.4 とする。それではプロジェクトを作ってみよう。

Vivado 2015.4 を立ち上げて、Create New Project アイコンをクリックした。

New Project ダイアログが開いた。
MPSoC_test1_1_160201.png

Project name をMPSoC_test1 とした。
MPSoC_test1_2_160201.png

Project Type はRTL Project とした。
MPSoC_test1_3_160201.png

Add Source はそのままで、Next > ボタンをクリックした。
MPSoC_test1_4_160201.png

Add Existiing IP (optional) もそのままで、Next > ボタンをクリックした。
MPSoC_test1_5_160201.png

Add Constraints (optional) もそのままで、Next > ボタンをクリックした。
MPSoC_test1_6_160201.png

Default Part はどうしようか?迷ったが、適当に選択した。ピン数は多い方を選択した。スピードグレードはZYBO と比較しようとして、-1 を選択した。結局、選択したMPSoC は、xczu9eg-ffvb1156-1-e-EVAL だった。
MPSoC_test1_7_160201.png

Nww Project Summary が表示された。Finish ボタンをクリックした。
MPSoC_test1_8_160201.png

MPSoc_test1 プロジェクトが生成された。
MPSoC_test1_9_160201.png

IP Integrator を起動して、ブロックデザインを生成しよう。

IP Integrator から Create Block Design をクリックした。

Create Block Design ダイアログが開いた。
Design name を MPSoC_test1 に変更した。
MPSoC_test1_10_160201.png

add IP ボタンをクリックして、ZYNQ UltraScale+ MPSoC を選択した。
MPSoC_test1_11_160201.png

MPSoC のPS 部分がインスタンスされた。
MPSoC_test1_12_160201.png

ZYNQ UltraScale+ MPSoC をダブルクリックすると、設定ダイアログが開き、MPSoC のPS のブロック図が表示された。
MPSoC_test1_13_160201.png
  1. 2016年02月04日 04:49 |
  2. MPSoC
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3387-3664e922
この記事にトラックバックする(FC2ブログユーザー)