FC2カウンター FPGAの部屋 MPSoCのVivado プロジェクトを作ってみよう2(MPSoCのPSの設定を確認した)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

MPSoCのVivado プロジェクトを作ってみよう2(MPSoCのPSの設定を確認した)

”MPSoCのVivado プロジェクトを作ってみよう1(MPSoC のプロジェクトを作製した)”の続き。

前回はMPSoC のプロジェクトを作製し、MPSoC のProcessing System をAdd IP した。今回は、MPSoC のProcessing System を開いて設定できる項目を見ていこう。

最初に、PS UltraScale+ Block Design から見ていこう。各ユニットをクリックするとその設定項目を表示することができる。
MPSoC_test1_13_160201.png

次に、I/O Configuration を見ていこう。Memory Interface とI/O Peripherals が見える。
MPSoC_test1_14_160205.png

I/O Configuration の続き、High Speed のI/O の設定もある。
MPSoC_test1_15_160205.png

Clock Configuration を見ていこう。
PL Fabric Clocks がPL でPS から供給されて使えるクロックだ。やはり4本のようだ。初期設定が400MHzとは、期待できそうだ。
MPSoC_test1_16_160205.png

Clock Configuration の続き。SERDES IO Clocks などが見える。
MPSoC_test1_17_160205.png

DDR Configurations を見ていこう。DRAM デバイスのビット幅は8, 16, 32ビット幅から選択できる。
MPSoC_test1_18_160205.png

MPSoC_test1_19_160205.png

最後に PS-PL Configuration だ。PS - PL間のインターフェース用のAXI バスの設定も行うことができる。
MPSoC_test1_20_160205.png
MPSoC_test1_21_160205.png
MPSoC_test1_22_160205.png

128ビット幅固定のS_AXI_ACP などは、活かすかどうか?の設定しか無いが、AXI_HP0_FPD などは、1 に変更すると、128/64/32 ビット幅を選択する事ができる。
MPSoC_test1_23_160205.png
  1. 2016年02月05日 05:11 |
  2. MPSoC
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3388-252d6e25
この記事にトラックバックする(FC2ブログユーザー)