FC2カウンター FPGAの部屋 FASTXコーナー検出IPのカメラ表示システム1(プロジェクト作成)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

FASTXコーナー検出IPのカメラ表示システム1(プロジェクト作成)

Vivado HLS 2015.4 で OpenCV を使ってみた8(FAST Corners Detection 2)”のFASTXコーナー検出IPを使って、カメラ表示システムを作ることにした。
AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム4(ブロックデザイン2)”のブロックデザインを使用してラプラシアンフィルタIPの代わりにFASTXコーナー検出IPを入れ替えようと思う。

最初にプロジェクトをコピーして、V_ZYBO_CAMDS_FASTX_154 というフォルダ名をつけた。

Vivado HLS 2015.4 で OpenCV を使ってみた8(FAST Corners Detection 2)”の xilinx_com_hls_image_filter_1_0.zip の中身を新規作成した FASTX_OpenCV_154 フォルダに入れた。
Vivado_HLS_OpenCV_65_160412.png

FASTXコーナー検出IP は、image_filter という名前になっている。それをIP Catalog に登録した。
Vivado_HLS_OpenCV_61_160412.png

image_filter を camera_interface モジュールのラプラシアンフィルタIP の代わりに置いて配線を行った。
Vivado_HLS_OpenCV_63_160412.png

ブロックデザイン全体を示す。
Vivado_HLS_OpenCV_62_160412.png

Address Editor を示す。image_filter をアドレスマップした。
Vivado_HLS_OpenCV_64_160412.png

現在、synth_design の最中だ。ブロックデザインにMark Debug してあったので、すべての配線をUnmark Debug した。synth_design を行ってから、Vivado Analyzer を取り外そうと思う。
Vivado_HLS_OpenCV_66_160412.png
  1. 2016年04月12日 04:39 |
  2. OpenCV
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3440-eaf89dbe
この記事にトラックバックする(FC2ブログユーザー)