FC2カウンター FPGAの部屋 FASTXコーナー検出IPのカメラ表示システム3(Vivado HLS 2016.1でやってみた1)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

FASTXコーナー検出IPのカメラ表示システム3(Vivado HLS 2016.1でやってみた1)

FASTXコーナー検出IPのカメラ表示システム2(論理合成、インプリメント)”の続き。

一昨日、Vivado 2016.1 が出たので、FASTX コーナー検出IP をVivado HLS 2016.1 で再度やってみることにした。

2016/04/20 追記:FASTX コーナー検出IP が動作しなかったのは、hls::Duplicate() で複製された img_1_ の data_stream に hls::FASTX() と hls::Dilate() の最大レイテンシの 7 行と 3 行を足した 10 行分より多い 2 の 13 乗の 8196 個の FIFO バッファを付けるように STREAM ディレクティブを指定する必要があったからでした。それを行ったところ、”FASTXコーナー検出IPのカメラ表示システム5(Vivado HLS 2016.1でやってみた3)”で動作しました)

最初にC シミュレーションをやってみた。
Vivado_HLS_OpenCV_80_160416.png

C コードの合成を行った。
Vivado_HLS_OpenCV_81_160416.png

Clock Period が 10 (ns) のところ、Estimated が 9.40 (ns) でタイミング制約を満足した。
Vivado_HLS_OpenCV_81_160416.png

Latency も max が 498913 で一番レイテンシが短い。
Vivado_HLS_OpenCV_82_160416.png

C/RTL コシミュレーションは相変わらず8時間やっても完了しないが、RTLシミュレーションでレポートが出るようになった。(今やってみたら Fail で落ちてしまった。まだ不安定なのか?)
Vivado_HLS_OpenCV_83_160416.png

IP 化を行った。
Vivado_HLS_OpenCV_84_160416.png

これでVivado 2016.1でプロジェクトを変換してもう一度、FASTX コーナー検出ができるかどうかを確かめてみよう。

(追記)
FASTXコーナー検出IPのカメラ表示システム1(プロジェクト作成)”、”FASTXコーナー検出IPのカメラ表示システム2(論理合成、インプリメント)”のプロジェクトに入れて、論理合成、インプリメントして、SDKを起動してZYBOの実機で試してみましたが、同様に画像が更新されませんでした。

Vivado HLS のOpenCV で作ったIP 全体が動作しない可能性があるので、Sobel フィルタのIPで確かめてみます。
  1. 2016年04月16日 07:23 |
  2. OpenCV
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3442-0ee54804
この記事にトラックバックする(FC2ブログユーザー)