FC2カウンター FPGAの部屋 Vivado HLS 2016.1 で OpenCV の Sobel フィルタを試してみた

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2016.1 で OpenCV の Sobel フィルタを試してみた

Vivado HLS 2016.1 が出たので、
Vivado HLS 2015.4 で OpenCV を使ってみた3(Sobelフィルタを試した1)
Vivado HLS 2015.4 で OpenCV を使ってみた4(Sobelフィルタを試した2)
Vivado HLS 2015.4 で OpenCV を使ってみた5(Sobelフィルタを試した3)
Vivado HLS 2015.4 で OpenCV を使ってみた6(Sobelフィルタを試した4)
でやってみた Sobel フィルタをVivado 2016.1 でやってみた。

X軸方向のSobel フィルタをVivado 2016.1 で試してみた。まずはC シミュレーション結果を示す。
Vivado_HLS_OpenCV_86_160417.png

C シミュレーションの結果はVivado 2015.4 と同じのようだ。

C コードの合成結果を示す。
Vivado_HLS_OpenCV_87_160417.png

Target が 10 (ns) でも、Estimated は 9.40 (ns) でタイミング制約を満足した。Vivado 2015.4 ではタイミングを満足していないので、良くなった。

リソース使用量を示す。
Vivado_HLS_OpenCV_88_160417.png

LUT使用率は 8 % 程度だった。LUT使用率は、Vivado 2015.4 よりも多くなった

C/RTL コシミュレーションを行った。結果を示す。
Vivado_HLS_OpenCV_89_160417.png

C/RTL コシミュレーション波形全体を示す。Vivado 2016.1 では、波形のカテゴリごとにグループ分けされている。
Vivado_HLS_OpenCV_90_160417.png

AXI4-Lite インターフェースの設定付近を拡大した。
Vivado_HLS_OpenCV_91_160417.png

最初に 0x10 番地の行に値 (十進数で 146 )をセットしている。(WDATA は Unsigned Decimal に設定してある)
次に、0x18 番地の列に値(十進数で 189)をセットしている。
その後、0x00 番地に 1 を書いてスタートしている。

X軸方向Sobel フィルタIP のIP化を行った。
Vivado_HLS_OpenCV_92_160417.png

次に、Target を 2.5 (ns) にして、C コードの合成を行った。限界を探るためだ。
Vivado_HLS_OpenCV_93_160417.png

3.44 (ns) で限界のようだ。 1 / 3.44 (ns) ≒ 291 MHz で動作するという予測のようだ。

その時のリソース使用量を示す。
Vivado_HLS_OpenCV_94_160417.png
  1. 2016年04月17日 04:31 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3443-1b4bef20
この記事にトラックバックする(FC2ブログユーザー)