FC2カウンター FPGAの部屋 FASTXコーナー検出IPのカメラ表示システム5(Vivado HLS 2016.1でやってみた3)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

FASTXコーナー検出IPのカメラ表示システム5(Vivado HLS 2016.1でやってみた3)

FASTXコーナー検出IPのカメラ表示システム4(Vivado HLS 2016.1でやってみた2)”の続き。

前回は、hls::Duplicate() で複製された img_1_ の data_stream に hls::FASTX() と hls::Dilate() の最大レイテンシの 7 行と 3 行を足した 10 行分より多い 2 の 13 乗の 8196 個の FIFO バッファを付けるように STREAM ディレクティブを指定した。
今回は、前回作製した FASTX コーナー検出IP を使用して、Vivado 2016.1 で論理合成、インプリメントを行って、SDKでZYBO にコンフィグレーションしアプリケーションを起動して、 FASTX コーナー検出できるかどうかを確かめた。

まずは、Vivado HLS 2016.1 で IP としてパッケージした C:\Users\Masaaki\Documents\Vivado_HLS\ZYBO\test\opencv_ex_ug2_161\solution1\impl\ip\xilinx_com_hls_image_filter_1_0.zip を展開して、Z:\V_ZYBO_CAMDS_FASTX_161\FASTX_OpenCV_154 に貼り付け直した。
Vivado_HLS_OpenCV_107_160420.png

Vivado 2016.1 の V_ZYBO_CAMDS ブロックデザインを示す。
Vivado_HLS_OpenCV_112_160420.png

camera_interface サブモジュールを示す。image_filter が FASTX コーナー検出IP だ。
Vivado_HLS_OpenCV_113_160420.png

論理合成、インプリメント、ビットストリーム生成後のVivado を示す。
Vivado_HLS_OpenCV_108_160420.png

Summary を示す。
Vivado_HLS_OpenCV_109_160420.png

ハードウェアをエクスポートして、SDK を立ち上げた。
Vivado_HLS_OpenCV_110_160420.png

Program FPGA を行って、cam_disp.elf を右クリックメニューの Run As -> 4 Launch on Hardware (GDB) を選択して、ZYBO 上で実行するとカメラ画像が表示された。
fast_on.elf を右クリックメニューの Run As -> 4 Launch on Hardware (GDB) を選択して、ZYBO 上で実行すると青い点でFASTX コーナー検出された。できました~。。。
Vivado_HLS_OpenCV_111_160420.jpg

特にスタジャンのエンブレムの所に青い点が集まっている。カメラの画像がリアルタイムにFASTX コーナー検出された。
  1. 2016年04月20日 03:57 |
  2. OpenCV
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3447-ec0214ee
この記事にトラックバックする(FC2ブログユーザー)