FC2カウンター FPGAの部屋 AXI VDMAのMM2Sを使用してビデオ出力1(構想編)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI VDMAのMM2Sを使用してビデオ出力1(構想編)

FASTX コーナー検出の改良3(threshold をソフトウェアで変更可能にする)”でリアルタイムでFASTX コーナー検出をすることができた。現在のMT9D111 カメラのフレームレートは 800 x 600 の 15 fps なのだが、AXI VDMA IPでカメラ画像のAXI4-Stream から DMA する時に 3 つ以上のフレームバッファの時にしかDMA されない。ビデオ出力は私の作ったbitmap_disp_cntrler_axi_master で出力しているのだが、それは 1 つのフレームバッファにしか対応していない。よって、AXI VDMA IP で書かれた 3 つのフレームバッファの内の最初の 1 つをbitmap_disp_cntrler_axi_master で表示している。したがって、フレームレートが 1/3 になってしまう。
今回は、今まで S2MM のみ使用したAXI VDMA のMM2S も使って、ビデオ出力をしようと思う。

AXI VDMA のMM2S 出力のAXI4-Stream をビデオ信号にするためには、Xilinx社のIP の AXI4-Stream to Video Out (v_axi4_vid_out)、Video Timing Controller (vtc) が使えると思う。
これは、以前やったとこがある。”ビデオ信号にAXI4 Stream版のラプラシアンフィルタを通して画像出力3(Vivadoプロジェクト)”が参考になるはずだ。
そのブロック図を示す。前述した2つのIP が使用されている。
dvi2lap2vga_33_150905.png

Xilinx社のAXI4-Stream to Video Out の資料ページ
FPGAの部屋の記事、”Video Timing Controller (VTC)
Xilinx 社のVideo Timing Controller (ビデオ タイミング コントローラー)の資料ページ

ビデオ出力は、。”ビデオ信号にAXI4 Stream版のラプラシアンフィルタを通して画像出力3(Vivadoプロジェクト)”で使っている rgb2vga や rgb2dvi を使うことにしよう。これらは、Digilent 社のGitHubの Digilent Vivado library からダウンロードすることができる。
  1. 2016年04月25日 04:50 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3451-3bb8c6b8
この記事にトラックバックする(FC2ブログユーザー)