FC2カウンター FPGAの部屋 AXI VDMAのMM2Sを使用してビデオ出力2(Vivadoのブロックデザイン)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI VDMAのMM2Sを使用してビデオ出力2(Vivadoのブロックデザイン)

AXI VDMAのMM2Sを使用してビデオ出力1(構想編)”の続き。

前回、AXI VDMA のMM2S も使いたいという話をしたが、今回は、Vivado 2016.1 でプロジェクトを作成して、ブロックデザインを完成させた。

まずは、ZYBO 用のプロジェクトをコピーし、ペーストした。
AXI_VDMA_MM2S_1_160426.png

ブロックデザインを修正した。具体的には camera_module から AXI VDMA を分離して、MM2S を生かした。
AXI_VDMA_MM2S_2_160426.png

camera_module を示す。image_filter はFASTX コーナー検出IP だ。
AXI_VDMA_MM2S_3_160426.png

video_module を示す。rgb2dvi IP, rgb2vga IP は Digilent 社の出しているIPだ。Digilent Vivado library の中の一部だ。
AXI_VDMA_MM2S_4_160426.png

なお、Slice と Concat だが、これは、私の作った AXI4-Stream 対応カメラ・インターフェース ( mt9d111_inf_axis ) のAXI4-Stream の32ビット幅データのバイトレーンの割当は、Dummy, Red, Green, Blue である。ところが、Xilinx 社のビデオIP のデータのバイトレーンの割当は Red, Blue, Green になっているので、それを変換するためである。(AXI4-Stream to Video Out v4.0 LogiCORE IP Product Guide Vivado Design Suite PG044 November 18, 2015 を参照のこと)

ブロックデザインはできたが、論理合成するには早過ぎるので、シミュレーションをしたいのだが、PSがあるとシミュレーションが出来ないので、違うプロジェクトでシミュレーションを行っていこうと思う。
  1. 2016年04月26日 22:50 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3452-2761aaa5
この記事にトラックバックする(FC2ブログユーザー)