FC2カウンター FPGAの部屋 AXI VDMAのMM2Sを使用してビデオ出力4(シミュレーション2)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI VDMAのMM2Sを使用してビデオ出力4(シミュレーション2)

AXI VDMAのMM2Sを使用してビデオ出力3(シミュレーション1)”の続き。

前回はシミュレーション時にエラーが出てしまった。今回はシミュレーション時のエラーを解消した。具体的には、rgb2dvi IP を削除した。

前回、シミュレーション時のエラーは rgb2dvi IP のみで発生しているので、それを削除しようということになったが、今回、結局 rgb2dvi IP を削除した。
そして、バグを発見した reset はアクティブ・ローだったので resetn に変更した。テストベンチもリセットがアクティブ・ハイの仕様になっていたので、2日間、回路が動作しなかった。orz...
発覚後、直ぐに修正。

また、reg_set_axi_lite_master IP のバージョンも古かった。”Vivado 2014.4でのVerilog HDLで記述したROM の初期化データの扱い”を参考にして新しい reg_set_axi_lite_master IP に入れ替えた。
新しいプロジェクトとV_ZYBO_CAMDS ブロックデザインを示す。
AXI_VDMA_MM2S_9_160430.png

(2016/05/02:変更) VTC の AXI4 Lite インターフェースの Slaveを削除した。

AXI_VDMA_MM2S_17_160502.png

AXI_VDMA_MM2S_11_160430.png

AXI_VDMA_MM2S_18_160502.png

シミュレーションを行った。
AXI_VDMA_MM2S_13_160430.png

reg_set_axi_lite_master がレジスタを設定しているのが見える。
AXI_VDMA_MM2S_14_160430.png

でも、まだ動いたばかりでAXI VDMA のアドレスと設定値がいい加減なので、設定値を決める必要がある。

(2016/05/01:追記)(2016/05/02:変更)
アドレスマップを追加しておく。
AXI_VDMA_MM2S_19_160502.png
  1. 2016年04月30日 06:40 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3454-a8143376
この記事にトラックバックする(FC2ブログユーザー)