FC2カウンター FPGAの部屋 AXI VDMAのMM2Sを使用してビデオ出力6(インプリメントしたがエラー)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI VDMAのMM2Sを使用してビデオ出力6(インプリメントしたがエラー)

AXI VDMAのMM2Sを使用してビデオ出力5(シミュレーション3)”の続き。

前回、v_axis_vid_out IP が出力していないのが不安ではあるが、AXI VDMA からは出力が出ているので、ZYBO 実機で試してみようということで、ブロックデザインを修正して論理合成、インプリメントしてみたが、エラーが出てしまった。

シミュレーションを元にブロックデザインを修正した。ブロックデザインを示す。
AXI_VDMA_MM2S_27_160505.png

AXI_VDMA_MM2S_28_160505.png

AXI_VDMA_MM2S_29_160505.png

これでビットストリームの生成を行ったところ、route_design でエラーが出てしまった。
AXI_VDMA_MM2S_30_160505.png

MMCM のVCO の周波数が 200 MHz で動作範囲の 600 MHz ~ 1200 MHz に入らないというエラーだった。

rgb2dvi IP の設定を見てみた。TDMS clock range は >= 120 MHz になっているが、< 120 MHz でも同様にダメだった。
AXI_VDMA_MM2S_31_160505.png

rgb2dvi を右クリックして、右クリックメニューから Edit in IP Packager を選択して、IP を編集した。

rgb2dvi のプロジェクトを開いて、rgb2dvi.vhd を開くと、kClkRange には >= 40 MHz の設定があるけど、これが表に出ていないことが分かった。ちなみに、kClkRange の値は5倍されて、入力クロックの動作周波数に掛けられるので、40 MHz x ( 3 x 5) = 600 MHz で MMCM の VCO の動作範囲に入る。
AXI_VDMA_MM2S_32_160505.png

Package IP の Customization Parameters を見ると、kClkRange の Value Validation List に 40 MHz が無いので、追加すればよい。
AXI_VDMA_MM2S_33_160505.png

kClkRange の Value Validation List をダブルクリックするとダイアログが開いたので、 >= 40 MHz (SVGA の 3 を追加した。
AXI_VDMA_MM2S_34_160505.png

Package IP の Customization Parameters に戻ると、 >= 40 MHz (SVGA が増えていた。
AXI_VDMA_MM2S_35_160505.png

rgb2dvi IP を再パッケージして、元のプロジェクトに戻った。

Tool メニュー -> Report -> Report IP Status を選択して、IP Status を表示して、IP をアップグレードした。

rgb2dvi IP をダブルクリックすると、設定画面が開いたので、>= 40 MHz (SVGA のラジオボタンをクリックして選択した。
AXI_VDMA_MM2S_36_160505.png

もう一度ビットストリームの生成を行った。今度は成功した。
AXI_VDMA_MM2S_37_160505.png
  1. 2016年05月05日 06:27 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3459-11bbaef3
この記事にトラックバックする(FC2ブログユーザー)