FC2カウンター FPGAの部屋 AXI VDMAのMM2Sを使用してビデオ出力8(シミュレーション4)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI VDMAのMM2Sを使用してビデオ出力8(シミュレーション4)

AXI VDMAのMM2Sを使用してビデオ出力7(実機でテスト)”の続き。

前回はZYBOを使って実機でテストしてみたが、画像は出力されなかった。今回はシミュレーションをもう一度やってみた。

前回のシミュレーションでは、AXI VDMA の設定がVTC のfsync_out (これが、AXI VDMA の mm2s_fsync に接続されている)が出た後だったので、MM2S のスタートが 1 フレーム後になってしまった。今回は、VTC のリセットにAXI GPIO を接続して、AXI VDMA の設定が終了してからVTC のリセットを外すことにする。

video_module にAXI GPIO を追加して、出力をVTC の resetn に入力した。
全体のブロックデザインを示す。
AXI_VDMA_MM2S_42_160507.png

video_module を示す。なお、camera_module は変更がない。
AXI_VDMA_MM2S_43_160507.png

アドレスマップを示す。
AXI_VDMA_MM2S_44_160507.png

AXI GPIO は 0x40000000 番地からマップされている。

これでシミュレーションを行った。AXI GPIO の出力を 1 にするのは、AXI VDMA が設定終了後にしてある。

gpio_io_o が 1 になった時に、AXI VDMA の mm2s_fsync にパルスが入っているのが分かる。
AXI_VDMA_MM2S_39_160507.png

これで、1 フレーム目から MM2S もスタートした。S2MM もスタートしている。画像データ転送が両方向とも問題ない。
AXI_VDMA_MM2S_40_160507.png

でもVGA 出力は出ていない。
AXI_VDMA_MM2S_41_160507.png

AXI4-Stream to Video Out v4.0 LogiCORE IP Product Guide Vivado Design Suite PG044 November 18, 2015
の 32 ページによると locked は 4 フレームかかるらしいので、シミュレーションでは見えないかもしれない?

最後にレジスタの設定リスト vdma_reg_set.txt を示す。

44a00000
0000008B
44a0005c
00000000
44a00060
00000000
44a00064
00000000
44a00058
00000c80
44a00054
00000c80
44a00050
00000258
44a00030
00000003
44a000ac
00000000
44a000B0
00000000
44a000B4
00000000
44a000a8
00000c80
44a000a4
00000c80
44a000a0
00000258
44a20040
00000000
44a20044
80000000
44a20000
00000002
44a10040
00000000
44a10000
00000002
44a40000
00000000
44a40004
00000000
40000000
00000001
ffffffff

  1. 2016年05月07日 20:21 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3461-13d44476
この記事にトラックバックする(FC2ブログユーザー)