FC2カウンター FPGAの部屋 Vivado HLS を使用した車の白線検出6(hls::HoughLine2() その2)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS を使用した車の白線検出6(hls::HoughLine2() その2)

Vivado HLS を使用した車の白線検出5(hls::HoughLine2())”の続き。

前回は、HLS ビデオライブラリを使用した Hough 変換による白線検出が上手く行ったが、合成したらZYBO のリソース使用量が 2200 % 程度になってしまった。今回はリソース使用量を削減してみた。

リソース使用量を削減するのに、PIPELINE ディレクティブを外してみよう。
top_2.cpp のすべてのPIPELINE ディレクティブを外した。
Lane-Detecting_33_160519.png

これで C コードの合成を行うと、リソース使用量が 736 %になった。まだ 700 %台だけどだいぶましになった。最初に今回のPIPELINE ディレクティブをすべて外した場合のC コードの合成結果、次に前回の合成結果を示す。
Lane-Detecting_34_160519.pngLane-Detecting_29_160518.png

リソース使用量が減った代わりに、Latency の最大が 12505280 から 24123409002 に増えてしまった。これは、100 MHz で動作させたとしたら、125 ms と 241 sec に相当する。これではハードウェア化する意味が無い。

Analysis 表示を確認した。
Lane-Detecting_35_160519.png

Hough_plotting() の FF 使用量が前回の 203094 から 5519 に、LUT 使用量が 276508 から 7871 に劇的に減っている。
劇的に減ってはいるが、HoughLines2() さえDSP を 386 個使用するので、Z-7010 はもとより Z-7020 にさえ入らないという結果だった。がっくり。。。

仕方がないので、Canny フィルタのハードウェア実装をやってみようと思う。
  1. 2016年05月19日 04:54 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3471-7a64a921
この記事にトラックバックする(FC2ブログユーザー)