FC2カウンター FPGAの部屋 Altera SDK for OpenCL勉強会に行ってきた

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Altera SDK for OpenCL勉強会に行ってきた

昨日、東工大で開催された「Altera SDK for OpenCL勉強会」に行ってきた。

東工大の前に秋葉原に行って、「ヴイストン ロボットセンター東京秋葉原店」に行って、いろいろロボットの部品を見てきました。

東工大に行って、南3号館に行った。セキュリティがついていて入れるのかな?と思ったのだが、Tさんが来て、入れますよ。。。と教えてくれた。一応入れるのを確認した後で、時間が早いので東工大内をお散歩していたが、なかなか、お散歩に良かった。事実、お散歩している一般の方と思える人もたくさんいた。

OpenCL はヘテロジニアスなコンピューティング環境をサポートするフレームワークなので、理想的にはGPU もFPGA アクセラレータも同じコードで実行できるのだろうが、Altera の方言はあるようだ。Altera SDK for OpenCLはXilinx でいうとSDAccel だと思う。SDSoC とはOpenCL 対応という違いはあるが、同じようなものだと思っている。SDSoC のプラットフォームがAltera SDK for OpenCL では、BSPと呼ばれているようだ。

Altera SDK for OpenCLは、レポートが良いですね。グラフィカルに構造を表示してくれるようだし、どこがボトルネックになっているか?リソースがどこが足りないかを表示してくれるようだ。これは私が Vivado HLS で表示してほしいと思っている事項である。これはとっても良いと思う。

Altera SDK for OpenCL は、FPGAの動作周波数を指定することができないそうだ。動作周波数はBSP でFPGAファミリごとに目標とする動作周波数が決まっているそうだ。それはほとんど変えられない、変えることを考えていないということだった。その性能に向かって高位合成するようだ。Vivado HLS だと、動作周波数(周期)を自分で自由に決定できて、それによって、パイプライン段数、回路を変更する。つまり、高速動作が必要な指定だと、よりFFやLUT を使って高速動作を確保し、低速動作の指定だとそれらのリソースを減らして、エリアを確保するが、それが指定できなく、ある一定の基準でしか高位合成できないということになる。また、Quartus Primeでコンパイルしてみるまで、動作周波数がわからず、予測値も示されないようだ。この辺りは改善を望みたいと思っているが、そういうツールじゃないんだろうか?

DE0 nano SoC でもAltera SDK for OpenCL が動くようなので、FPGAマガジンの次号で、60日間のAltera SDK for OpenCL の無料ライセンスがもらえるようだったら、試してみたいと思う。

Venginner さん、東工大の中原先生、参加した皆さん、Altera の方々、お世話になりました。ありがとうございました。
  1. 2016年06月11日 06:49 |
  2. その他のFPGAの話題
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3490-d5f9aca5
この記事にトラックバックする(FC2ブログユーザー)