FC2カウンター FPGAの部屋 レジスタ設定用AXI4 Master IPを使用してVivado HLSで作ったPWM モジュールIPをシミュレーションした2

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

レジスタ設定用AXI4 Master IPを使用してVivado HLSで作ったPWM モジュールIPをシミュレーションした2

レジスタ設定用AXI4 Master IPを使用してVivado HLSで作ったPWM モジュールIPをシミュレーションした”の続き。

前回は、PWMmodule の動作を確かめるために、レジスタ設定用AXI4 Master IPを使用して、PWM モジュールIPをシミュレーションしてみた。前回、auto-restart が動作するのを確認できたが、今回は、本命のauto-restart 動作中にPWM の幅の変更ができるのか?を確かめてみた。

前回も書いたが、reg_write_read2 IP のROM の設定を変更するためにはIP をアップデートする必要がある。
reg_write_read2 IP のROM の設定を下に示す様に、0x44A00000 番地に 0x80 を書く auto-restart の設定後に、PWM の幅の設定を0xA (10)に変更した。(0x44A00010 番地に 0xA を書いた)

0    0            0x44A00010    0x32
0    0            0x44A00000    0x1
0    5            0x44A00000    0x80
0    0x20        0x44A00010    0xA
0    0xFFFFFFFF    0            0


ROM 設定を上に示すように書き換えて、IP をアップデートし、シミュレーションを行った。結果を示す。
reg_write_read_19_160615.png

PWM の幅が 50 % から 10 % に変更されているのがわかった。これで完璧だと思う。

4 つのレジスタ設定用AXI4 のWrite トランザクションを示す。
reg_write_read_20_160616.png

最後の PWM の幅の設定を0xA (10)に変更した。(0x44A00010 番地に 0xA を書いた) レジスタ設定用AXI4 のWrite トランザクションを示す。
reg_write_read_21_160616.png
  1. 2016年06月16日 04:15 |
  2. Zybot
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3495-1db15fe0
この記事にトラックバックする(FC2ブログユーザー)