FC2カウンター FPGAの部屋 Gabor FilterをZYBO_0_162_2 へ実装してみた2

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Gabor FilterをZYBO_0_162_2 へ実装してみた2

Gabor FilterをZYBO_0_162_2 へ実装してみた”の続き。

前回は、ZYBO_0_162_3 フォルダのZYBO_0_153 プロジェクトのZYBO_0 ブロックデザインに Gabor_filter_lh を追加して配線した。そして、論理合成、インプリメントを行ったら、ガボール・フィルタでタイミングエラーが出てしまった。
今回は、Vivado HLS のSolution Settings で Clock Period を変更し、Cコードから合成して再IP 化を行って、Vivado でインプリメントした時のタイミングエラー解消を目指す。

Vivado HLS で再度合成する前に、Gabor Filter_lh.h の画面の設定が 640 x 480 だったので、800 x 600 に修正した。
GaborFilter_39_160802.png

Solution Settings の Synthesis Settings の Clock Period を 7 ns にした。 9 ns でも 8 ns でもうまく行かなかった。
これで合成を行った。結果を示す。
GaborFilter_40_160802.png

やはり、FF が前回より、6 % くらい増えている。これは、RorL をAXI4-Lite Slave のレジスタにした分も入っているとは思うが。。。

これでIP 化を行って、Vivado のGabor Filter_lh IP を更新した。
それで、論理合成、インプリメント、ビットストリームの生成を行ったところ、タイミングエラーが無くなった。タイミングエラーの時にVivado HLS で修正するのは、Clock Period を変更して、再合成すればよいので簡単だ。
GaborFilter_41_160802.png

ハードウェアをエクスポートして、SDK を立ち上げた。
GaborFilter_42_160802.png

Gabor Filter_lh も入っている。更に、hw_platform が新しくできた。以前の hw_platform と FSBL プロジェクトを消去した。

FSBL を新規作成して、BOOT.bin を生成した。
GaborFilter_43_160802.png

GaborFilter_44_160802.png
  1. 2016年08月03日 04:29 |
  2. Zybot
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3533-043ef184
この記事にトラックバックする(FC2ブログユーザー)