FC2カウンター FPGAの部屋 ビットマップ・ディスプレイ・コントローラをAXI4-Stream対応にする2(bitmap_afifo)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ビットマップ・ディスプレイ・コントローラをAXI4-Stream対応にする2(bitmap_afifo)

ビットマップ・ディスプレイ・コントローラをAXI4-Stream対応にする1(構想編)”の続き。

前回は構想編だったので、今回は、Vivado 2016.2 のプロジェクトを作って、bitmap_afifo (ビットマップのピクセル用の非同期FIFO)を作った。

最初に、Vivado 2016.2 で作成した bm_dispc_axis プロジェクトを示す。
AXI4-Stream_bitmap_disp_cont_2_160811.png

bitmap_afifo のパラメータを示す。
Basic タブでは、Independent Clocks の Block RAM を選択した。
AXI4-Stream_bitmap_disp_cont_3_160811.png

Native Pors タブでは、Read Mode で First Word Fall Through を選択し、Write Depth は512 を選択した。
AXI4-Stream_bitmap_disp_cont_4_160811.png

Status Flags タブでは、Overflow と Underflow フラグを追加した。
AXI4-Stream_bitmap_disp_cont_5_160811.png

Data Counts タブでは、Read Date Count をイネーブルした。
AXI4-Stream_bitmap_disp_cont_6_160811.png

Summary タブを示す。
AXI4-Stream_bitmap_disp_cont_7_160811.png

bitmap_afifo.vhd の entity を貼っておく。

ENTITY bitmap_afifo IS
  PORT (
    wr_clk : IN STD_LOGIC;
    wr_rst : IN STD_LOGIC;
    rd_clk : IN STD_LOGIC;
    rd_rst : IN STD_LOGIC;
    din : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
    wr_en : IN STD_LOGIC;
    rd_en : IN STD_LOGIC;
    dout : OUT STD_LOGIC_VECTOR(31 DOWNTO 0);
    full : OUT STD_LOGIC;
    overflow : OUT STD_LOGIC;
    empty : OUT STD_LOGIC;
    underflow : OUT STD_LOGIC;
    wr_data_count : OUT STD_LOGIC_VECTOR(9 DOWNTO 0)
  );
END bitmap_afifo;

  1. 2016年08月11日 04:49 |
  2. IP
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3542-8eac0d13
この記事にトラックバックする(FC2ブログユーザー)