FC2カウンター FPGAの部屋 Constrains Editor

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Constrains Editor

今日は4年生にModelSim単体のシミュレーションの仕方、今まで作ってきたボードのFPGAの構造、ISEの使い方について一通り説明した。その時に知らないというので驚いたことが2つあった。1つはConstrains Editorを知らなかったことだ。このブログでも紹介したことがあるがもう一度紹介しようと思う。
ISE8系ではピン配置やIOSTANDARD、出力電流などの制約はPACEで行うが、タイミング関係の制約はConstraints Editorで行う。どちらのツールの制約もUCFファイルに書き込まれることになる。タイミング関係の制約とは動作周波数(クリティカルパスの遅延時間)、入力のクロックからセットアップ時間、出力のクロックからの出力時間などである。
まずはConstrains Editorを起動してみよう。ISEのProcessesペインのUser Constrainsを展開してCreate Timing Constrainsをダブルクリックする。
Constraints_Editor_1_061122.png

Constrains Editorが起動する。
Constraints_Editor_2_061122.png

動作周波数(クリティカルパスの遅延時間)、入力のクロックからセットアップ時間、出力のクロックからの出力時間の設定の仕方は
”UCFの書き方2”を見てほしい。ここではConstraints Editorを制約エディタと書いてある。
”スパルタン3スタータキットでのISE8.1iのチュートリアル5(インプリメンテーション編)”にも動作周波数(クリティカルパスの遅延時間)の入力の仕方が書いてある。
”IOBの入力用FFを活用する”ではConstraints Editorを使用してIOBにレジスタを入れる制約を書いた。
  1. 2006年11月22日 21:58 |
  2. UCFの書き方
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/355-c505efb4
この記事にトラックバックする(FC2ブログユーザー)