FC2カウンター FPGAの部屋 DMA Read IP を単体でシミュレーション2(論理合成後の機能シミュレーション)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DMA Read IP を単体でシミュレーション2(論理合成後の機能シミュレーション)

DMA Read IP を単体でシミュレーション1(論理シミュレーション)”の続き。

前回はDMA Read IP を論理シミュレーションしたが、動作に問題はなかった。今回は、論理合成を行った後に論理合成後のシミュレーションを行った。

AXI4 Slave BFM も reg_write_read IP も論理合成可能なので、この2つ共々、DMA Read IP を論理合成した。その結果を示す。
DMA_Read_IP_test_17_160915.png

Flow Navigator の Simulation -> Run Simulation をクリックして、Run Post-Synthesis Fuctional Simulation を選択した。
DMA_Read_IP_test_18_160915.png

Post-Synthesis Fuctional Simulation 波形を示す。
DMA_Read_IP_test_16_160915.png

見事に何も波形が出力されていない。

試しに、PWMmodule_test プロジェクトを論理合成して、Post-Synthesis Fuctional Simulation をしてみた。
結果のシミュレーション波形を示す。
DMA_Read_IP_test_19_160915.png

きちんと波形が出ている。、Post-Synthesis Fuctional Simulation がうまくいかないということではないようだ。

DMA Read IP のみのプロジェクトにしてみて、、Post-Synthesis Fuctional Simulation を行うとどうなるだろうか?
  1. 2016年09月15日 04:00 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3573-398e9f00
この記事にトラックバックする(FC2ブログユーザー)