FC2カウンター FPGAの部屋 Viavdo HLS の array_FIFO Example

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Viavdo HLS の array_FIFO Example

Xilinx 社のフォーラムの”Vivado HLS - AXI4 Stream FIFO”を見ていたら、Vivao HLS のExample として、array_FIFO があるというのがわかりました。
fifo_test_20_160930.png

array_FIFO プロジェクトです。
fifo_test_21_160930.png

C コードの合成をすると、BRAMのインターフェースが出ていて、BRAM外付けです。
fifo_test_22_160930.png

このコードでも書けることがわかりましたが、やはり i が 0 から 3 まですね。
  1. 2016年09月30日 05:07 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3587-74724e1d
この記事にトラックバックする(FC2ブログユーザー)