FC2カウンター FPGAの部屋 RAMの初期化ファイルのあるAXI4 Slave BFM(Verilog HDL版)を使用した論理合成後の機能シミュレーション

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

RAMの初期化ファイルのあるAXI4 Slave BFM(Verilog HDL版)を使用した論理合成後の機能シミュレーション

RAMの初期化ファイルのあるAXI4 Slave BFM(Verilog HDL版)”で論理合成後の機能シミュレーションをやってみた。

IOピンが足りないので、ZYBOから xcku035-sfva784-1-c にFPGAのパッケージを変更した。以前、論理合成後の機能シミュレーションがダメだったときは、ピン数がオーバーフローしていたのだった。それが論理合成後の機能シミュレーションが動作しない原因だったようだ。
AXI4_Slave_BFM_10_161114.png

Flow Navigator の Simulation → Run Simulation → Run Post-Synthesis Functional Simulation を実行した。
更に run 100us で 100 us 追加でシミュレーションを行った。
AXI4_Slave_BFM_11_161114.png

波形ウインドウを貼っておく。
AXI4_Slave_BFM_12_161114.png

AXI4_Slave_BFM_13_161114.png

問題なくシミュレーションができている。
論理合成後の機能シミュレーションをするときは、ピン数が足りないと論理が消されてしまう。考えてみれば当然かも?また1つ賢くなったということで。。。orz
ikzwm さん、ありがとうございました。
  1. 2016年11月14日 05:08 |
  2. AXI4バス
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3631-15a19823
この記事にトラックバックする(FC2ブログユーザー)