FC2カウンター FPGAの部屋 Xilinx/PYNQのプロジェクトを生成した3(タイミングエラーの解析2)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Xilinx/PYNQのプロジェクトを生成した3(タイミングエラーの解析2)

Xilinx/PYNQのプロジェクトを生成した2(タイミングエラーの解析1)”の続き。

前回はタイミング・レポートを100個まで表示した。今回は、Report CDC を確認してみた。

Tools メニューからTiming -> Report CDC... を選択した。
pynq-master_19_170122.png

Report CDC ダイアログが表示された。
Clocks の From の ... ボタンをクリックした。
pynq-master_20_170122.png

Choose Start Clocks ダイアログが表示された。
Find ボタンをクリックして、Results の中から clk_fpga_0 を選択し、右向き→をクリックした。
pynq-master_21_170122.png

右のSelected に clk_fpga_0 が入った。これでOK なので、Set ボタンをクリックした。
pynq-master_23_170122.png

Report CDC ダイアログに戻ると、From に get_clocks clk_fpga_0 が入った。
pynq-master_24_170122.png

To も同様に clk_fpga_3 を設定した。
pynq-master_25_170122.png

これで OK ボタンをクリックした。
すると、Vivado の下に、Report CDC が表示された。
Endpoints が 152 個あって、Safe が 148 個、Unknown が 4 個あることがわかる。
pynq-master_26_170122.png

Endpoints のパスを示す。一番下がUnknown だ。
pynq-master_27_170122.png
  1. 2017年01月24日 05:01 |
  2. PYNQ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3704-eef3fa5a
この記事にトラックバックする(FC2ブログユーザー)