FC2カウンター FPGAの部屋 FASTXコーナー検出による物体の形状検出4(FASTXコーナー検出の点だけを表示)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

FASTXコーナー検出による物体の形状検出4(FASTXコーナー検出の点だけを表示)

”FASTXコーナー検出による物体の形状検出3(FASTXプロジェクトの修正)”の続き。

前回は、FASTX コーナー検出の点だけを抽出するVivado HLS のプロジェクトを作成した。今回は、そのVivado HLS のIP をVivado のプロジェクトに入れて、カメラ画像からリアルタイムにFASTX コーナー検出の点を表示する。

まずは、V_ZYBO_CAMDS_FASTXt_164 をコピー&ペーストして、名前をV_ZYBO_CAMDS_FASTXt2_164 に変更した。
fastx_31_170204.png

V_ZYBO_CAMDS_FASTXt2_164 のfastx フォルダの内容を前回のVivado HLS のIP に置き換えた。
fastx_32_170204.png

V_ZYBO_CAMDS_FASTXt2_164 のVivado プロジェクトを起動し、ブロックデザインを開くと、Report IP Status が表示されるので、それをクリックした。
fastx_33_170204.png

下のウインドウにUP Status が表示される。Upgrade Selected ボタンをクリックする。
fastx_34_170204.png

Generate Output Products ダイアログが表示された。Generate ボタンをクリックした。
fastx_35_170204.png

Generate Output Products が成功した。
fastx_36_170204.png

IP Status のRerun をクリックしておこう。
fastx_37_170204.png

Generate Bitstream をクリックして、論理合成、インプリメント、ビットストリームの生成を行った。
fastx_38_170204.png

ビットストリームの生成が成功した。レポートを示す。
fastx_39_170204.png

ハードウェアをエクスポートして、SDK を立ち上げた。
今までのプロジェクトとプラットフォームを削除した。
fastx_40_170204.png

アプリケーション・プロジェクトを再生成した。
fash_on_serial プロジェクトを作成して、起動した。
fastx_41_170204.png

threshold = 5, 10, 20, 40, 60 の結果を示す。
fastx_42_170204.png

まずは原画像から。
fastx_43_170204.jpg

threshold = 5
fastx_44_170204.jpg

threshold = 10
fastx_45_170204.jpg

threshold = 20
fastx_46_170204.jpg

threshold = 40
fastx_47_170204.jpg

threshold = 60
fastx_48_170204.jpg
  1. 2017年02月04日 21:03 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3712-02d33a89
この記事にトラックバックする(FC2ブログユーザー)