FC2カウンター FPGAの部屋 PYNQのLED表示プロジェクト2(完成)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

PYNQのLED表示プロジェクト2(完成)

PYNQのLED表示プロジェクト1(ブロックデザインの作成)”の続き。

前回は、ikwzm さんのFPGA Managerデバイスツリー・オーバーレイを確かめてみるために、簡単な例としてPYNQボードのLED表示プロジェクトを作ることにして、ブロックデザインを作って、論理合成を始めるところまでだった。今回は、論理合成、インプリメント、ビットストリームの生成を行って、SDKでアプリケーションソフトを作って、PYNQで確かめた。

前回は、Synthesis -> Run Synthesis をクリックして、論理合成を行ったところまでだった。
Launch Runs ダイアログが表示された。OKボタンをクリックした。
PYNQ_LED_test_24_170402.png

論理合成が終了して、Synthesis Completed ダイアログが表示された。
Open Synthesized Design のラジオボタンをクリックして、OKボタンをクリックした。
PYNQ_LED_test_25_170402.png

Lyaout から I/O Planning を選択した。
PYNQ_LED_test_26_170402.png

Package 画面が表示された。下のI/O Ports も表示された。
LD が見える。これを制約する。
PYNQ_LED_test_27_170402.png

なお、LD のピン配置を確認するために”PYNQ-Z1 Reference Manual”のFigure 12.1. PYNQ-Z1 GPIO を引用する。
PYNQ_LED_test_28_170402.png

Figure 12.1. PYNQ-Z1 GPIO の通りに LD をピン配置を制約すれば良い。
I/O Std をLVCMOS33 にして、LD[3 ] から LD[0] のPackage Pin を制約した。
PYNQ_LED_test_29_170402.png

セーブ・ボタンをクリックすると、Out of Data Design ダイアログが表示された。OKボタンをクリックする。
PYNQ_LED_test_30_170402.png

次に、Save Constraints ダイアログが表示された。
File name に pynq_led_test と入力して、OKボタンをクリックした。
PYNQ_LED_test_31_170402.png

pynq_led_test.xdc を示す。
PYNQ_LED_test_32_170402.png

Generate Bitstream をクリックして、論理合成、インプリメント、ビットストリームの生成を行った。
結果を示す。
PYNQ_LED_test_33_170402.png

ハードウェアをエクスポートして、SDK を起動した。
PYNQ_LED_test_34_170402.png

Vivado 2016.4 のSDKでデバイスツリーのソース(DTS)を生成する”を行って、AXI GPIO のデバイスツリーを生成してみた。
PYNQ_LED_test_35_170402.png

pynq_led_test アプリケーション・プロジェクトを作成し、pynq_led_test.c を作成した。
PYNQ_LED_test_36_170403.png

PYNQを電源ON し、FPGA ビットストリームをダウンロードして、アプリケーションソフトを起動したところ、0 から 16 まで、LEDに2進数で表示された。動作した。
これで、ikwzm さんのFPGA Managerデバイスツリー・オーバーレイを確かめる準備は完了した。
  1. 2017年04月03日 04:47 |
  2. PYNQ
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3762-21771319
この記事にトラックバックする(FC2ブログユーザー)