FC2カウンター FPGAの部屋 手書き数字認識用畳み込みニューラルネットワーク回路の製作4(Vivadoプロジェクト)

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

手書き数字認識用畳み込みニューラルネットワーク回路の製作4(Vivadoプロジェクト)

手書き数字認識用畳み込みニューラルネットワーク回路の製作3(畳み込みNN)”の続き。

前回は、カメラのフレームバッファから直接DMA で画像データを持ってきて手書き数字を認識する畳み込みニューラルネットワークで手書き数字を認識するIP を作成した。
今回は、手書き数字認識用四角枠表示回路(IP)と、手書き数字を認識する畳み込みニューラルネットワークIP を使用してカメラで撮影した画像の内の四角枠の領域の手書き数字を認識するPYNQボード用のVivado 2017.2プロジェクトを作成する。

ペースとなるVivado プロジェクトとしては、PYNQ用のFASTX コーナー検出プロジェクトを使用する。その画像フィルタの代わりに、手書き文字認識用四角枠表示回路を挿入する。手書き数字を認識する畳み込みニューラルネットワークIPはAXI_HP0 のAXI Interconnect に接続することにしよう。

PYNQ_MNIST_CMM_172 フォルダのVivado 2017.2 プロジェクトを示す。プロジェクト名は、FASTX コーナー検出jのPYNQ_FASTX_164 のままだ。
hand_draw_num_62_170702.png

ブロックデザインを示す。mnist_conv_nn_0 が中央付近にあるのが分かる。
hand_draw_num_63_170702.png

camera_interface モジュールを示す。
hand_draw_num_64_170702.png

論理合成、インプリメント、ビットストリームの生成を行った。
hand_draw_num_65_170702.png

成功した。
ちなみに、Linux版Vivado HLS 2016.4 のIP を使用しているが、Estimated が 10.07 ns のWindowsのVivado HLS 2016.4 では、タイミングがメットしなかった。論理合成のストラテジーを変えてもだめだった。いろいろと微妙のようだ。結構、Vivado HLS のタイミングの予測が正しいみたいだ。
  1. 2017年07月03日 04:52 |
  2. DNN
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3844-337eaf63
この記事にトラックバックする(FC2ブログユーザー)