FC2カウンター FPGAの部屋 Zybo Z7-20 のボードファイルがバグっていなかった。

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Zybo Z7-20 のボードファイルがバグっていなかった。

どうしてもZybo Z7-20 のLinux が動作しないので、”Vivado 2016.4 のSDKでデバイスツリーのソース(DTS)を生成する”を参考にして、デバイスツリーを生成してみた。

この記事は間違っていました。Zybo Z7-20 のボードファイルを使ったつもりが、Arty Z7 のボードファイルを使っていました。わたっしのミスだったことをお詫び申し上げます。

ZYBO_Z7_56_171003.png

すると

ps-clk-frequency = <50000000>;

だった。クロックが 50 MHz になっているのか? 33.3333 MHz のはずでは?
Vivado のブロックデザインで processing_system7_0 を開いてクロックを見てみよう。
ZYBO_Z7_57_171003.png

やはり、Input Frequency は 50 MHz だった。
おかしい?もしかしてTCL スクリプトでブロックデザインを生成したのが問題なのかもしれないので、もう一度、一からZybo Z7-20 の Vivado プロジェクトを作ってみた。
Arty Z7のボードファイルを使っていました。Zybo Z7-20 のボードファイルと間違っていました。
ZYBO_Z7_60_171003.png

PS を含むブロックデザインを生成した。
ZYBO_Z7_58_171003.png

Vivado のブロックデザインで processing_system7_0 を開いてクロックを見た。
ZYBO_Z7_59_171003.png

やはり、50 MHz だった。やっぱりおかしい。。。バグなんでは?
Zybo Z7-20 のボードファイルの preset.xml には 33.333333 MHz の値が入っているが、何らかのバグでVivado で読み取れないのだろうか?
ZYBO_Z7_61_171003.png

(追加)
Zybo Z7-20 のボードファイルを使って作ったprocessing_system7_0 のクロック周波数です。
ちゃんと33.3333333 MHzになっていました。
ZYBO_Z7_62_171003.png

しかし、私のプロジェクトでは、ZYBO 用のTCL スクリプトを実行してしまったために、クロック周波数が 50 MHz に設定されてしまっています。これを修正する必要があるようです。
  1. 2017年10月03日 19:55 |
  2. ZYBO Z7
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3932-0f207e3b
この記事にトラックバックする(FC2ブログユーザー)