FC2カウンター FPGAの部屋 UltraZed-EG Starter Kit のチュートリアル1

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

UltraZed-EG Starter Kit のチュートリアル1

UltraZed-EG Starter Kit のチュートリアルをやってみることにした。

UltraZed-EG Starter Kit Tutorial – Vivado 2016.4 をダウンロードして、その中に UltraZed_EG_Starter_Kit_Tutorial_Vivado_2016_4.pdf が入っているので、それを見ながら、Vivado 2017.3 でチュートリアルをやっていくことにした。
UltraZed-EG_StKit_tut_1_171113.png

UltraZed_EG_SK_Tutorial_2016_4_v1.zip には、UltraZed-EG Starter Kit のボードファイルが入っていたが、ES のものだったので、Github/Avnet のbdf/ultrazed_3eg_iocc/1.0 にC バージョンのボードファイルがあった。
UltraZed-EG_StKit_tut_2_171113.png

Vivado 2017.3 の Vivado\2017.3\data\boards\board_files フォルダに ultrazed_3eg_iocc フォルダをコピーした。
UltraZed-EG_StKit_tut_3_171113.png

Vivado 2017.3 を立ち上げて、プロジェクトを新規作成した。
デフォルトで進むダイアログは書かないことにする。

Project Name ダイアログ。
UltraZed-EG_StKit_tut_4_171113.png

Default Part ダイアログ。無事に UltraZed-3EG IO Carrier Card が出てきた。
UltraZed-EG_StKit_tut_5_171113.png

New Project Summary ダイアログ。
UltraZed-EG_StKit_tut_6_171113.png

プロジェクトが作成された。
UltraZed-EG_StKit_tut_7_171113.png

Create Block Design を行った。
UltraZed-EG_StKit_tut_8_171113.png

ブロックデザインで、Add IP を行った。 zynq で検索して、Zynq UltraScale + MPSoC をダブルクリックした。
UltraZed-EG_StKit_tut_9_171113.png

zynq_ultra_ps_e_0 が追加された。Run Block Automation をクリックする。
UltraZed-EG_StKit_tut_10_171113.png

Run Block Automation ダイアログ。
UltraZed-EG_StKit_tut_11_171113.png

UltraZed-3EG IO Carrier Card の設定が入ったはず。
UltraZed-EG_StKit_tut_12_171113.png

zynq_ultra_ps_e_0 をダブルクリックして、設定ダイアログを表示した。
UltraZed-EG_StKit_tut_13_171113.png

I/O Configuration 画面 1/3 、Zynq よりもMIO が増えているようだ。
UltraZed-EG_StKit_tut_14_171113.png

I/O Configuration 画面 2/3。
UltraZed-EG_StKit_tut_15_171113.png

I/O Configuration 画面 3/3 、GT Lane もMIOにできているみたいだ。
UltraZed-EG_StKit_tut_16_171113.png

Clock Configuration 、pl_clk0 が見当たらないがどこにあるんだろうか?
UltraZed-EG_StKit_tut_17_171113.png

(2017/11/15:追加)
Clock Configuration に Output Clocks タブがあった。ここで、PLへのクロック周波数を設定していた。
UltraZed-EG_StKit_tut_61_171114.png 

DDR Configuration
UltraZed-EG_StKit_tut_18_171113.png

PS-PL Configuration
UltraZed-EG_StKit_tut_19_171113.png

ダイアログを閉じた。
Vivado の真ん中上のウインドウで、DIP switches をダブルクリックした。
UltraZed-EG_StKit_tut_20_171113.png

Connect Board Component ダイアログが開いた。デフォルトのままOKボタンをクリックした。
UltraZed-EG_StKit_tut_21_171113.png

axi_gpio_0 が Add IP されたので、Run Block Automation をクリックした。
UltraZed-EG_StKit_tut_22_171113.png

Run Block Automation ダイアログが開いた。デフォルトのままOKボタンをクリックした。
UltraZed-EG_StKit_tut_23_171113.png

2つ IP が追加され、配線された。
UltraZed-EG_StKit_tut_24_171113.png

Vivado の真ん中上のウインドウで、LED をダブルクリックした。
Connect Board Component ダイアログが開いた。デフォルトのままOKボタンをクリックした。
UltraZed-EG_StKit_tut_25_171113.png

axi_gpio_0 に GPIO2 が追加された。
UltraZed-EG_StKit_tut_26_171113.png

Vivado の真ん中上のウインドウで、Push buttons をダブルクリックした。
Connect Board Component ダイアログが開いた。デフォルトのままOKボタンをクリックした。
UltraZed-EG_StKit_tut_27_171113.png

axi_gpio_1 が追加された。Run Block Automation をクリックした。
UltraZed-EG_StKit_tut_28_171113.png

Run Block Automation ダイアログが表示された。デフォルトのままOKボタンをクリックした。
UltraZed-EG_StKit_tut_29_171113.png

ブロックデザインが完成した。
Validate Design をクリックした。
UltraZed-EG_StKit_tut_30_171113.png

成功した。
UltraZed-EG_StKit_tut_31_171113.png

Vivado の真ん中上のウインドウをSource タブをクリックし、design_1 を右クリックして、右クリックメニューから Create HDL Wapper... を選択した。
Creater HDL Wapper ダイアログが表示された。デフォルトのままOKボタンをクリックした。
design_1_wrapper.v が生成されて、トップのファイルになった。
UltraZed-EG_StKit_tut_32_171113.png

Flow Navigator から Generate Bitstream をクリックした。
ダイアログがいくつか開いたが、デフォルトのままOKボタンをクリックした。
論理合成、インプリメント、ビットストリームの生成が行われ、成功した。結果を示す。
UltraZed-EG_StKit_tut_33_171113.png
  1. 2017年11月14日 04:15 |
  2. UltraZed-EG
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/3971-ac697f50
この記事にトラックバックする(FC2ブログユーザー)