FC2カウンター FPGAの部屋 テンプレートで書いた畳み込み層の入力層(Export RTL まで)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

テンプレートで書いた畳み込み層の入力層(Export RTL まで)

テンプレートで書いた畳み込み層の入力層(ソースコード)”の続き。

前回は、テンプレートで書いた畳み込み層では、汎用化するために入力のフォーマットを ap_fixed_axis にしている。このため、以前のフォーマットを ap_fixed_axis に変換する入力層が必要となった。その入力層を作ってソースコードを貼った。今回は、C シミュレーション、C コードの合成、C/RTL 協調シミュレーション、Export RTL を行った。

C シミュレーションからやってみよう。
template_cnn_21_180512.png

比べる対象が無いので寂しいレポートになっている。

生成された input_layer_output.h を示す。
template_cnn_22_180512.png

C コードの合成を行った。
template_cnn_23_180512.png

Estmated は 6.71 ns で問題ない。
Latency は 565 クロックだった。これも大丈夫そうだ。
FF は 184 個、LUT は 432 個だった。

C/RTL 協調シミュレーションを行った。
template_cnn_24_180512.png

Latency は 570 クロックだった。

C/RTL 協調シミュレーションの波形を示す。
template_cnn_25_180512.png

最後に、Export RTL を行った。
なお、Vivado synthesis, place and route にチェックを入れている。
template_cnn_26_180512.png

LUT は 79 個、FF は 88 個だった。
CP achieved post-implementation は 4.420 ns だった。
  1. 2018年05月12日 04:59 |
  2. DNN
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/4165-88ae5be1
この記事にトラックバックする(FC2ブログユーザー)