FC2カウンター FPGAの部屋 テンプレートで書いたマックス・プーリング層2(Export RTL まで)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

テンプレートで書いたマックス・プーリング層2(Export RTL まで)

テンプレートで書いたマックス・プーリング層(ソースコード)”の続き。

前回は、テンプレートで書いたマックス・プーリング層のソースコードを貼った。今回は、C シミュレーション、C コードの合成、Export RTL を行った。

まずは、C シミュレーションからやってみた。結果を示す。
template_cnn_27_180514.png

エラーは 0 だった。大丈夫そうだ。

C コードの合成を行った。
template_cnn_28_180514.png

Estmated は 7.60 ns 、Latency は 319 クロックだった。
リソース使用量は、FF が 512 個、LUT が 647 個だった。

Detail -> Instance -> grp_max_pooling_template_fu_24 をクリックして、max_pooling _template のレポートを表示した。
template_cnn_29_180514.png

C/RTL 協調シミュレーションは飛ばして、Export RTL を行った。
なお、Vivado synthesis, place and route にチェックを入れている。
template_cnn_30_180514.png

LUT は 236 個、FF は 280 個だった。
CP achieved post-implementation は 7.473 ns だった。
  1. 2018年05月14日 04:58 |
  2. DNN
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/4167-b5f42ac6
この記事にトラックバックする(FC2ブログユーザー)