FC2カウンター FPGAの部屋 Accelerating SqueezeNet on FPGAを実装してみた2(Vivado 編 1)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Accelerating SqueezeNet on FPGAを実装してみた2(Vivado 編 1)

Accelerating SqueezeNet on FPGAを実装してみた1(Vivado HLS編)”の続き。

前回は、”lankas/SqueezeNet”のFPGA フォルダの内容をVivado HLS 2018.2 でプロジェクトを作って確かめ、IP 化を行った。今回は、SqueezeNet の IP を使用するVivado 2018.2 のプロジェクトを作成しよう。

Vivado 2018.2 の PYNQ_squeezenet プロジェクトを作成する。
Vivado 2018.2 のWelcome 画面からCreate Project を指定して新規プロジェクトを作成した。
squeezenet_9_180709.png

新規プロジェクト作成のダイアログが開く。
Project name で、新規プロジェクトの名前を入力する。PYNQ_squeezenet にした。
squeezenet_11_180709.png


RTL プロジェクトとして作成した。
squeezenet_12_180709.png

Default Part では、Zynq-7000 の xc7z020clg400-1 を選択した。
squeezenet_13_180709.png

New Project Summary が出てFinish ボタンをクリックしてプロジェクト新規作成が終了する。
squeezenet_14_180709.png

Vivado 2018.2 のPYNQ_squeezenet プロジェクトが作成された。
squeezenet_15_180709.png

まずは、PYNQのZynq のPS のPeset 設定をダウンロードする。
PYNQ-Z1 のページに行って、Zynq Presets をダウンロードする。そしてZIP ファイルがダウンロードできるので、それを解凍しておく。pynq_revC.tcl という名前になる。
squeezenet_21_180709.png

次に、IP Catalog に Vivado HLS で作成したCompute IP を登録しよう。
もうすでに、PYNQ_squeezenet ディレクトリができているはずなので、その下に squeezenet ディレクトリを作成する。
squeezenet ディレクトリの下に、~/Vivado_HLS/PYNQ/squeezenet/solution1/impl/ip/xilinx_com_hls_compute_1_0.zip の内容をすべてコピーする。
squeezenet_29_180709.png

PROJECT MANAGER から IP Catalog をクリックする。
squeezenet_30_180709.png

IP Catalog が開いた。
squeezenet_31_180709.png

IP Catalog で右クリックし、右クリックメニューからAdd Repository... を選択する。

Repositories ダイアログで、 ~/HDL/PYNQ/PYNQ_squeezenet/squeezenet を選択して、Select ボタンをクリックする。
squeezenet_32_180709.png

Compute IP が追加された。ダイアログでOK ボタンをクリックする。
squeezenet_33_180709.png

squeezenet_34_180709.png

これで、ブロックデザインで Compute IP を使うことができる。

今日はここまでとする。
  1. 2018年07月09日 04:03 |
  2. DNN
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
http://marsee101.blog19.fc2.com/tb.php/4223-5e936472
この記事にトラックバックする(FC2ブログユーザー)